[发明专利]具有用于实速转换故障测试多内核的通用时钟控制模块的多时钟片基系统

说明书

技术领域

本发明涉及允许进行实速转换故障测试的多时钟片基系统。 

背景技术

上述类型的多时钟片基系统是电子设备的部件，该电子设备通常包括i)至少一个内核(处理器或微控制器或数字IP)，包括至少两个异步时钟域，这两个异步时钟域是为了彼此间交换(发射和/或接收)测试数据而设的，ii)时钟发生器单元，该单元安排为用来为至少一些时钟域供应主时钟信号，和iii)至少两个时钟控制模块(或块)，分别安排为用于根据所述主时钟信号和根据控制信号定义功能时钟信号。控制信号设计为用来将时钟控制模块设置为使得测试数据能够从相应的发出方时钟域传送到至少一个接收方时钟域的测试正常模式，或者设置为将测试时钟强加到功能时钟信号上以实现扫描链移位的移位模式(shift mode)。 

数字IP(″版权″)是包括顺序逻辑(触发器/寄存器)和/或组合逻辑的逻辑块并且设计为用于实现至少一种功能。 

如本领域技术人员所知，时钟域是异步的，当生成供″发出方″时钟域使用的功能时钟信号以便发出方时钟域将测试数据发送到一个或多个″接收方″时钟域时，这一功能时钟信号的发出方投送边沿可能暂时位于供(多个)接收方时钟域使用的相应(多个)功能时钟信号的接收方采集边沿之后。由于发出方投送边沿会在接收方的采集边沿之后引发发出方时钟域发射测试数据，因此会丢失测试数据并且转换故障实速测试会失败。 

图1中示意性地图解说明了这一情形。上面的时序图代表由与发出方时钟域相关联的时钟控制模块生成的功能时钟信号，而下面的时序图代表由与接收方时钟域相关联的时钟控制模块生成的功能时钟信号。 

为了确保测试数据在异步时钟域之间的传递，通常会使用两种解决方案。第一种解决方案是在内核中添加生成同步时钟信号的专用块(或模块)，该专用块具有时钟域对齐功能。第二种解决方案是在内核中添加使所有时钟信号同步的专用块(或模块)，该专用块具有时钟域对齐功能和时钟同步器。各个这些解决方案需要付出额外的开发时间和工作量，因为这些块很复杂(从时序闭合和时钟树构建的角度而言)并且取决于多时钟片基系统设计。因此这些解决方案要为致力于多时钟片基系统概念的项目付出实际成本。 

发明内容

所以，本发明的目的是通过不在功能时钟方案中加入约束条件来改善这种情况。 

出于这一目的，给出了一种多时钟片基系统，比如在技术领域部分给出的那种多时钟片基系统，并且其中各个时钟控制模块(CCi)与下列部件相连接： 

-同步装置，该同步装置安排为用于将其时钟控制模块从移位模式切换到正常模式(和反过来)，和 

-延迟装置，该延迟装置安排为用于在将时钟控制模块设定为(测试的)正常模式的时候，将供发出方时钟域使用的功能时钟信号的发出方投送边沿推后，以使这一发出方投送边沿暂时位于供(多个)接收方时钟域使用的时钟信号的各个相应接收方采集边沿之前，所述接收方时钟域是发出方时钟域必须要将测试数据发送到的时钟域。 

这一多时钟片基系统的延迟装置可以安排为用于将供发出方时钟域使用的功能时钟信号的发出方投送边沿推后一个时间段，该时间段至少等于这一发出方投送边沿和供(多个)接收方时钟域使用的(多个)相应功能时钟信号的采集边沿之间的最远时间距离。 

本发明还提供一种包括多时钟片基系统(比如前面介绍的多时钟片基系统)的电子设备。 

附图说明

在研究了下文的详细说明和附图之后，本发明的其它特征和优点将会变得显而易见，其中： 

-图1示意性图解说明现有技术中多时钟片基系统的发出方时钟域(上图)和接收方时钟域(下图)的功能时钟信号的时序图的两个比较用实例， 

-图2示意性图解说明按照本发明的多时钟片基系统的实施方式的实例， 

-图3示意性图解说明用于按照本发明的多时钟片基系统的通用时钟控制模块的实施方式的实例， 

-图4示意性图解说明按照本发明的多时钟片基系统的发出方时钟域和两个接收方时钟域的时钟信号时序图的比较用实例。 

附图不仅可以用于完善本发明，而且如果需要的话，可以用于帮助确定本发明的含义。 

具体实施方式

最初参照图2来介绍按照本发明的多时钟片基系统D。