[发明专利]超结沟槽器件及方法无效
| 申请号: | 200780031570.5 | 申请日: | 2007-07-19 |
| 公开(公告)号: | CN101506940A | 公开(公告)日: | 2009-08-12 |
| 发明(设计)人: | E·D·德弗莱萨特;R·W·拜尔德 | 申请(专利权)人: | 飞思卡尔半导体公司 |
| 主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L29/66 |
| 代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 申发振 |
| 地址: | 美国得*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 沟槽 器件 方法 | ||
1.一种用于形成采用超结结构的沟槽型半导体器件的方法,包 括以下步骤:
以任意顺序,
形成具有第一导电类型和第一晶格常数的第一半导体材料 的第一间隔区域;
形成与第一间隔区域交错的并且具有不同的第二导电类型 和不同的第二晶格常数的第二半导体材料的第二间隔区域,使得第二 区域中的第二半导体材料相对于第一区域中的第一半导体材料是应 变的并且其间存在一个或多个PN结;以及
设置基本弛豫的半导体材料的另一区域,该另一区域与交错的第 一和第二间隔区域接触并具有外表面;
在该另一区域中形成从所述外表面延伸基本到交错的第一和第 二间隔区域的沟槽;
至少在所述沟槽的侧壁上设置应变半导体材料;
在所述应变半导体材料上方形成栅极电介质;
设置栅极,该栅极与所述栅极电介质接触,由此与所述应变半导 体材料分开;以及
设置一个或多个源极区域,所述源极区域与所述应变半导体材料 连通并通过所述应变半导体材料的一部分而与交错的第一和第二间 隔区域分开。
2.如权利要求1所述的方法,还包括在形成步骤之前的以下步 骤:
设置具有主表面的预定晶格常数的衬底;以及
在该主表面上形成具有紧靠该主表面的内表面和远离该内表面 的外表面的渐变半导体层,该渐变半导体层被配置为接受第一间隔区 域并在所述外表面处具有与第一晶格常数基本匹配的晶格常数,使得 形成在外表面的第一部分上的第一区域的第一半导体材料基本是弛 豫的。
3.如权利要求2所述的方法,其中所述外表面处的晶格常数与 第二晶格常数不同,使得形成在所述外表面的第二部分上的第二区域 的第二材料是应变的。
4.如权利要求1所述的方法,其中第一半导体材料包括SiGe 而第二半导体材料包括Si以及低于5%的Ge。
5.如权利要求4所述的方法,其中第一半导体材料包括的Si:Ge 的比例在约60:40至95:05的范围内。
6.如权利要求5所述的方法,其中第一半导体材料包括的Si:Ge 的比例在约70:30至90:10的范围内。
7.如权利要求6所述的方法,其中第一半导体材料包括的Si:Ge 的比例在约80:20至85:15的范围内。
8.一种用于形成半导体器件的方法,包括以下步骤:
设置具有外表面的衬底;
在所述外表面上形成具有第一导电类型和第一迁移率的第一间 隔半导体区域;
在所述外表面上形成具有第二相反导电类型和更高的第二迁移 率的第二半导体区域,该第二半导体区域与第一间隔半导体区域交错 从而形成超结结构;
在该超结结构上方形成具有第三迁移率的第三半导体的第一导 电类型体区,该第一导电类型体区与所述超结结构连通并具有外表 面;
设置从该外表面延伸通过体区从而与所述超结结构连通的沟槽; 以及
至少在沟槽侧壁上形成具有比第三迁移率更高的第四迁移率的 第四半导体区域。
9.如权利要求8所述的方法,还包括形成与第四半导体区域接 触的栅极电介质的步骤。
10.如权利要求9所述的方法,还包括在所述沟槽内形成通过所 述栅极电介质与第四半导体材料分开的栅极的步骤。
11.如权利要求10所述的方法,还包括以下步骤:在形成所述 体区后的任何时间,在所述体区内设置一个或多个源极区域,该源极 区域与第四半导体区域接触并且通过第四半导体区域的一部分而与 所述超结结构分开。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司,未经飞思卡尔半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200780031570.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





