[发明专利]快闪存储器存取电路

权利要求书

1.一种快闪存储器存取电路，包括：

快闪接口端口(301)，用于存取快闪存储器设备(14a)；

工作存储器(16)，其被耦合到所述快闪接口；

快闪控制电路(14)；和

指令处理器(10)，其被耦合到所述工作存储器(16)和快闪控制电路(14)，该指令处理器(10)具有中断输入，该指令处理器(10)被编程为：通过执行装入指令以引起快闪控制电路经由所述快闪接口从快闪存储器(14a)装入中断程序的指令的拷贝以存储到工作存储器(16)中，而处理在中断输入中被用信号通知的中断，以及随后通过执行来自工作存储器(16)的拷贝的指令，而处理该中断。

2.根据权利要求1的快闪存储器存取电路，其中，指令处理器(10)被编程为：通过执行一系列的请求处理指令而引起对存取快闪存储器(14a)的请求的处理；以及其中指令处理器(10)被包括在处理器(10，12)中，其被配置成：响应于接收到中断而测试在中断之前所述拷贝是否已经被存储于工作存储器(16)中，以及如果未发现拷贝被存储，则在完成所述系列的请求处理指令的执行之后，执行装入指令，如果中断发生在开始执行该系列的请求处理指令之后，则指令处理器(10)被编程为：取决于是否发现拷贝被预先存储而分别在完成所述系列的请求处理指令的执行之前或之后，通过执行该拷贝的所述指令而对该中断进行处理。

3.根据权利要求1的快闪存储器存取电路，包括耦合到所述快闪接口的快闪存储器设备(14a)。

4.根据权利要求3的快闪存储器存取电路，其中快闪存储器设备(14a)是NAND快闪存储器设备。

5.根据权利要求1的快闪存储器存取电路，包括外部通信接口(19)以及被耦合在外部通信接口(19)和工作存储器(16)之间的通信电路(18)，该通信电路(18)被耦合到所述中断输入，用于响应于在外部通信接口(19)接收到请求而生成中断。

6.根据权利要求1的快闪存储器存取电路，其中，指令处理器(10)被编程为：表示接连接收的、对于存取快闪存储器设备(14a)的请求的队列，并执行多个系列的请求处理指令以引起按照请求被加入到队列中的顺序来处理该接连的存取请求。

7.根据权利要求6的快闪存储器存取电路，其中，指令处理器(10)被编程为：如果响应于该中断而在工作存储器中没有发现拷贝，则在接收到中断信号时，把对于装入所述中断程序的指令的请求加入到队列的末尾。

8.根据权利要求6的快闪存储器存取电路，其中，指令处理器(10)被编程为：使队列中的存取请求按流水线方式被处理。

9.根据权利要求8的快闪存储器存取电路，其中，当存取请求是对快闪存储器设备中的数据块进行编程的请求时，该存取请求的处理包括之前有以下动作的至少之一的对数据块的编程：数据块到快闪存储器控制电路(14)的DMA转移、数据块的加密和数据块的以纠错码方式的编码，指令处理器(10)被编程为引起所述动作和接连的存取请求的编程以编程数据块来按流水线方式被执行。

10.根据权利要求8的快闪存储器存取电路，其中，快闪控制电路(14)包括加密器(42)和用于纠错码的编码器(44)，指令处理器(10)被编程为引起加密器(42)和编码器(44)与在前存取请求的数据块的编程相并行地处理请求的数据块。

11.根据权利要求10的快闪存储器存取电路，其中快闪控制电路(14)包括第一和第二本地存储器(40a、40b)，加密器(42)和编码器(44)二者都耦合到第一和第二本地存储器(40a、40b)中的一个以便接连地处理同一数据块，而快闪控制电路(14)将数据编程到快闪存储器设备(14a)中，以用于第一和第二本地存储器(40a、40b)中的另一个。

12.根据权利要求6的快闪存储器存取电路，其中，存取请求各属于多种不同类型请求中的一个，该不同类型请求包括读取请求和编程请求，以及其中指令处理器(10)就被编程为：一将每一个被增加的请求加入到队列中，就检测所增加的请求是否有与队列中任一先前增加的请求的第二类型不同的第一类型，如果这样，则在引起对所增加请求的处理的启动之前，完成对所有排队的所述第二类型的请求的处理。