[发明专利]用于半导体倒装芯片封装的衬底和过程

说明书

发明背景

本发明涉及用于半导体倒装芯片封装的衬底，和制造具有该衬底的倒装芯片器件的过程。

倒装芯片技术是芯片级封装的最常用封装技术之一。由于倒装芯片技术可使用区域阵列来布置隆起垫并经过隆起连接到载体，所以它可以减小封装面积并缩短信号的传输路径。传统类型的衬底隆起垫设计可分为SMD(阻焊层限定)型和NSMD(非阻焊层限定)型。这两种类型的隆起垫设计各有优缺点。因此，采用这种方式还是那种方式没有一定之规。

图1和2是作为现有技术示例的NSMD型倒装芯片封装的横截面视图。如图1和2所示，多个隆起110在芯片120的活性表面上形成。芯片120将要附着于衬底130，并由隆起110、经过隆起垫140电连接到衬底130。大体上，衬底130由一个或多个交替堆叠的图案化导电(例如铜)箔层和绝缘层组成，同时在绝缘层中具有与图案化导电层互连的蚀孔(未示出)。衬底130的表面涂有阻焊层150，仅暴露隆起垫140，用于连接到芯片120的隆起。

如图2所示，在常规方法中，采用回流焊工艺来加热隆起110。经加热的隆起110将熔化，并与隆起垫140形成良好的结合。举例说，对于Pd-Tin隆起的情况，该隆起110会在183℃溶化，在此情形下，该隆起将被加热到200℃以上以获得良好的沾锡效果，从而与隆起垫形成良好的结合。然后，使用底充材料(未示出)填充芯片120和衬底130之间的空间，如图2所示。这是为了保护隆起110不因芯片120和衬底130的热膨胀差异导致的热应力而“疲劳崩塌”。

当芯片120或衬底130上有缺陷或对准问题时，这样的隆起-隆起垫连接方法存在几个问题。典型的缺陷包括：隆起110和隆起垫140之间左偏移或右偏移的位置偏移，如图3所示；衬底130对芯片120共面性之间的高度偏移(elevation offset)，如图4所示，或隆起112之间的高度偏移，如图5所示；由隆起110阵列的分布对隆起垫140在衬底130上的分布之间未对准造成的位置偏移，如图6和图7所示。下面详细描述在通过常规过程制造的倒装芯片中的上述缺陷。

如在图3中看到，假如在将芯片120放置在隆起垫上时隆起110和隆起垫140未对准，就将有位置偏移问题，其中隆起110的一部分不能够触及隆起垫140，或者隆起110虽能够触及隆起垫140，但接触面积小得不能使隆起110和隆起垫140之间具有良好接触。在这种情形下，隆起110和隆起垫140之间将形成具有低电导的坏焊点，或者隆起110和隆起垫140之间完全没有电接触。在这两种情形下，隆起110据说都因回流焊工艺中的热应力而破裂。

类似地，假如芯片120和衬底130之间有共面问题，隆起110和隆起垫140之间将有高度偏移，如图4所示。在这种情形下，由于衬底140中的缺陷132，一个或多个隆起110不能够触及隆起垫140，或者隆起110能够触及隆起垫140，但接触面积小得不能使隆起110和隆起垫140之间具有良好接触。在这种情形下，隆起110和隆起垫140之间将形成具有低电导的坏焊点，或隆起110和隆起垫140之间完全没有电接触。在这两种情形下，隆起110据说都因回流焊工艺中的热应力而破裂。

高度偏移问题也可以由隆起110尺寸的非一致性引起。如图5所示，一个或多个隆起112小得使它们不能够触及隆起垫140，或者隆起112能够触及隆起垫140，但接触面积小得不能使隆起112和隆起垫140之间具有良好接触。在这种情形下，隆起112和隆起垫140之间将形成具有低电导的坏焊点，或隆起112和隆起垫140之间完全没有电接触。在这两种情形下，隆起112据说都因回流焊工艺中的热应力而破裂。

位置偏移也可以由隆起110的阵列分布对隆起垫140在衬底130上的分布之间的未对准引起，如图6(示出了未对准的隆起113横跨隆起垫142和阻焊层部分152)和图7(示出了隆起114横跨未对准的隆起垫142和阻焊层部分152)所示。在这些情形下，仅有一部分隆起110可以对准隆起垫140，其他隆起110不能够触及隆起垫140，或者隆起110能够触及隆起垫140，但接触面积小得不能使隆起110和隆起垫140之间具有良好接触。在这种情形下，隆起110和隆起垫140之间将形成具有低电导的坏焊点，或隆起110和隆起垫140之间完全没有电接触。在这两种情形下，隆起110据说都因回流焊工艺中的热应力而破裂。