[发明专利]用于半导体倒装芯片封装的衬底和过程

权利要求书

1.一种半导体电子封装，包括：

电路芯片，具有活性表面；

多个焊料隆起，被布置在所述活性表面上；

焊膏；和

衬底，包括：

第一图案化导电电路层，包括多个焊料隆起垫；

第一绝缘层，其覆盖所述第一图案化导电电路层，并限定暴露焊料隆起垫的多个孔，其中所述孔的内壁是导电的；

其中：

所述焊膏被放置在所述孔内；

所述电路芯片被定位为其活性表面邻近第一绝缘层中的孔，使得每个焊料隆起经过相应的孔基本对准相应焊料隆起垫；

每个焊料隆起穿入在相应的孔内的焊膏，并电连接到相应的焊料隆起垫；和

所述焊膏填充在每个焊料隆起和相应孔的导电内壁之间的空间中，从而增大所述焊膏和所述内壁之间的接触面积。

2.根据权利要求1所述的封装，其中，所述焊料隆起包括柱形隆起。

3.根据权利要求2所述的封装，其中，每个焊料隆起的直径被定位为基本平行于衬底的方向，其中每个相应的孔在基本平行于焊料隆起直径的方向上具有直径，并且其中孔的直径是焊料隆起直径的至少两倍。

4.根据权利要求3所述的封装，其中，所述电路芯片通过粘合剂结合到衬底。

5.根据权利要求1所述的封装，其中，所述衬底还包括：

多个附加图案化导电电路层；和

多个附加绝缘层；

其中，所述附加图案化导电电路层和附加绝缘层以交替顺序被分层；

其中：

每个附加图案化导电电路层的至少一部分经由导体电连接到邻近附加图案化导电电路层的一部分，所述导体被至少局部布置为经过居间的附加绝缘层；和

第一图案化导电电路层被布置在多个附加图案化导电电路层和多个附加绝缘层的顶部。

6.根据权利要求1所述的封装，其中，所述绝缘层包括双马来酰亚胺三嗪树脂(BT)、或阻燃剂FR-4或FR-5。

7.根据权利要求1所述的封装，其中，所述第一图案化导电电路层、所述焊料隆起垫以及所述导电内壁包括铜、金、镍或它们的组合。

8.一种制造倒装芯片封装的方法，包括：

形成第一图案化导电电路层，其包括多个焊料隆起垫；

形成第一绝缘层，其覆盖第一图案化导电电路层，并具有暴露焊料隆起垫的多个孔，其中每个孔被定位为容纳电路芯片的多个焊料隆起中对应一个的至少一部分，并且其中每个孔包括导电内壁；

用导电的焊膏填充所述孔；

通过使焊料隆起穿入相应孔内的焊膏并且电连接至相应焊料隆起垫，将电路芯片上的焊料隆起结合至第一图案化导电电路层；和

熔化焊膏以使所述焊膏塌陷并填充在每个焊料隆起和相应孔的导电内壁之间的空间中，从而增大所述焊膏和所述内壁之间的接触面积。

9.根据权利要求8所述的方法，还包括：

形成多个附加图案化导电电路层；和

形成多个附加绝缘层；

其中，所述附加图案化导电电路层和附加绝缘层以交替顺序被分层；

其中，每个附加图案化导电电路层的至少一部分经由导体电连接到邻近附加图案化导电电路层的一部分，所述导体被至少局部布置为经过居间的附加绝缘层；和

其中，第一图案化导电电路层被布置在多个附加图案化导电电路层和多个附加绝缘层的顶部。

10.根据权利要求8所述的方法，其中每个孔在基本平行于焊料隆起直径的方向上具有直径，并且其中孔的直径是焊料隆起直径的至少两倍。

11.根据权利要求8所述的方法，还包括在所述第一绝缘层上形成粘合层，其中所述粘合层根据在所述第一绝缘层上的孔被图案化以暴露所述焊料隆起垫。