[发明专利]具有比命令-与-地址-加载频率大的数据写入频率的NAND系统

权利要求书

1、一种操作NAND快闪存储器装置的方法，其包含：

以第一频率接收命令及地址信号；及

以比所述第一频率大的第二频率接收数据信号。

2、如权利要求1中任一权利要求所述的方法，其进一步包含连续接收所述命令、地址及数据信号。

3、如权利要求1-2中任一权利要求所述的方法，其中所述第二频率在接收所述地址信号的最后部分与接收所述数据信号的第一部分之间的延迟时间之后起始。

4、如权利要求1-3中任一权利要求所述的方法，其中所述第二频率在时钟信号的上升时钟沿处起始，所述上升时钟沿紧在接收所述地址信号的最后部分的所述时钟信号的上升时钟沿之后发生。

5、如权利要求1-3中任一权利要求所述的方法，其中：

在时钟信号的第一部分的紧密连续的上升时钟沿处分别接收所述命令信号及所述地址信号；

在所述时钟信号的第二部分的上升时钟沿处接收所述数据信号的第一部分，接收所述数据信号的所述第一部分的所述时钟信号的所述第二部分的所述上升时钟沿紧位于接收所述地址信号的最后部分的所述时钟信号的所述第一部分的上升时钟沿之后；及

在所述时钟信号的所述第二部分的紧密连续的上升时钟沿处接收所述数据信号的剩余部分；

其中所述时钟信号的所述第一部分具有所述第一频率且所述时钟信号的所述第二部分具有所述第二频率。

6、如权利要求1-5中任一权利要求所述的方法，其中所述地址信号是开始地址信号。

7、如权利要求1-3中任一权利要求所述的方法，其中在时钟信号的上升沿处接收所述地址信号，所述时钟信号的所述上升沿紧跟在接收所述命令信号的所述时钟信号的上升沿之后。

8、如权利要求1-3中任一权利要求所述的方法，其中所述地址信号包含第一及第二地址。

9、如权利要求8所述的方法，其中在时钟信号的上升沿处接收所述第二地址的第一部分，所述时钟信号的所述上升沿紧跟在接收所述第一地址的最后部分的所述时钟信号的上升沿之后。

10、如权利要求8-9中任一权利要求所述的方法，其中所述第一及第二地址分别为列及行地址。

11、如权利要求1-10中任一权利要求所述的方法，其进一步包含对所述地址信号进行解码。

12、如权利要求1-11中任一权利要求所述的方法，其中接收所述命令及地址信号包含在所述存储器装置的命令寄存器处接收所述命令信号及在所述存储器装置的地址寄存器处接收所述地址信号。

13、如权利要求1-12中任一权利要求所述的方法，其中接收数据信号包含在所述存储器装置的高速缓存寄存器或数据寄存器处接收所述数据信号。

14、如权利要求1-13中任一权利要求所述的方法，其中经由共用总线接收所述命令地址及数据信号。

15、一种电子系统，其包含：

处理器；

NAND快闪存储器装置；及

数据/输出总线，其耦合在所述处理器与所述存储器装置之间；

其中所述处理器适于执行包含以下步骤的方法：

经由所述输入/输出总线以第一频率将命令及地址信号传输到所述存储器装置；及

经由所述输入/输出总线以比所述第一频率大的第二频率将数据信号传输到所述存储器装置。

16、如权利要求15所述的电子系统，其中所述方法进一步包含连续传输所述命令、地址及数据信号。

17、如权利要求15-16中任一权利要求所述的电子系统，其中，在所述方法中，所述第二频率在传输所述地址信号的最后部分与传输所述数据信号的第一部分之间的延迟时间之后起始。

18、如权利要求15-17中任一权利要求所述的电子系统，其中，在所述方法中，所述第二频率在由所述处理器产生的时钟信号的上升时钟沿处起始，所述上升时钟沿紧在传输所述地址信号的最后部分的所述时钟信号的上升时钟沿之后发生。