[发明专利]用于光刻衬底的温度控制方法

说明书

相关申请的交叉引用

本申请要求于2006年6月5日提交的名为“Tempreature ControlMethod for Photolithographic Substrate”的共同拥有的美国临时专利申请系列号60/811,139的优先权，并且涉及与之相关的优先权，通过引用将该临时专利申请结合于此。 

技术领域

本发明涉及集成电路制造，并且涉及在集成电路制造中使用的光掩模的制作。 

背景技术

为了改善器件性能，半导体器件电路密度正持续地增长。这种电路密度的增长通过减小特征尺寸来实现。当前的技术目标是期待在不远的将来进一步减小0.15微米和0.13微米的特征尺寸。 

器件内的准确的特征尺寸由制造工艺中所有的步骤来控制。竖直尺寸由掺杂和分层工艺来控制，而水平尺寸主要由光刻工艺来确定。形成电路图案的线和间隔的水平宽度通常被称为关键尺寸(CD)。 

光刻是用于在衬底表面形成精确的电路图案的技术。这些图案通过后续的蚀刻或沉积工艺而转化成晶片结构。理想地，光刻步骤在所设计的位置生成与设计尺寸(正确CD)完全匹配的图案(也被称为对准或配准)。 

光刻是其中所需的图案首先形成在光掩模(或光罩)上的多步骤工艺。通过光掩蔽操作(photomasking operation)将所述图案转移到衬 底上，在感光掩蔽操作中，将射线(例如，UV光)发射通过有图案的光掩模，对衬底上的射线敏感涂层进行曝光。该涂层(光致抗蚀剂)在暴露于射线之后，发生了化学变化，该变化使得所曝光的区域对于后续的显影化学反应更易溶解或者是更难溶解。光刻技术在本领域中是公知的。可以在由汤普森等人编辑的《Introduction toMicrolithography》教科书中找到对于这些技术的综述。 

由于光掩模作为用于在大量衬底上生成电路图案的母版，所以在制作光掩模期间引入的任何缺陷都将被复制到利用该光掩模成像的所有晶片上。因此，制作如实代表所设计的图案和尺寸的高质量的光掩模对于创造高产率器件的制造工艺是至关重要的。 

在本领域中公知有两种主要类型的光掩模光罩：吸收型和相移型。吸收型光掩模一般由涂覆有不透光膜(例如，Cr)的光学上透明的衬底(例如，熔凝石英、CaF₂等)组成。所述不透光膜可以包括单层或多层材料(例如，在下面的铬层的顶部上有抗反射层(AR铬))。在二元铬光掩模(binary chromium photomask)的情况下，通常使用的不透光膜的实例(按照商品名称列出)包括，但是不限于，AR8、NTAR7、NTAR5、TF11、TF21。在光掩模的制作期间，在透明衬底上沉积不透光膜。然后将抗蚀剂层沉积在该不透光层的顶部上并且对其进行构图(例如，在激光下或者电子束下曝光)。一旦被曝光，就对抗蚀剂层进行显影，暴露下面的不透光膜的要被去除的区域。随后的蚀刻操作去除所暴露的膜，形成吸收型光掩模。 

在本领域中存在两种相移掩模的子类：交替式掩模和嵌入式衰减掩模。交替式相移掩模一般由涂覆有不透光膜(例如，Cr和抗反射Cr)的光学上透明的衬底(例如，熔凝石英、CaF₂等)组成。在制作光掩模期间，在透明衬底上沉积不透光膜。然后，将抗蚀剂层沉积在该不透光层的顶部上并且利用激光或电子束对其进行构图。一旦被曝光，则对该抗蚀剂层进行显影，暴露下面的不透光膜的要被去除的区域。 蚀刻工艺去除所暴露的不透光膜以暴露下面的衬底。使用第二工艺来蚀刻进入到下面衬底中的精确的深度。任选地，如本领域公知地，可以对该衬底执行第二抗蚀剂涂覆工艺并且在第二蚀刻工艺之前执行显影工艺。 

嵌入式衰减相移掩模(EAPSM)一般由涂覆有一层膜或叠层膜的光学上透明的衬底(例如，熔凝石英、CaF₂等)组成，所述一层膜或膜堆叠(stack of film)使发射光在以所需波长移相180度的同时衰减。于是，将不透光膜或膜堆叠(例如，Cr和抗反射Cr)沉积在该相移材料上。然后，将抗蚀剂层沉积在该不透光层的顶部上并且对其进行构图(例如，使用激光或电子束)。一旦被曝光，则对该抗蚀剂层进行显影，暴露下面的不透光膜的要被去除的区域。然后，使用蚀刻工艺来去除所暴露的不透光膜，暴露下面的相移/衰减膜或膜堆叠。在蚀刻该不透光膜之后，使用第二蚀刻工艺来蚀刻相移层，在下面的衬底上停止。可选地，可以在相移层和衬底之间引入蚀刻停止层，在这种情况下第二蚀刻工艺将选择性地停止在蚀刻停止层。