[发明专利]用于虚拟静态随机存取存储器单元的方法和设备

说明书

技术领域

本发明大体上涉及存储器，且明确地说，涉及静态随机存取存储器，其更通常称为 SRAM。

背景技术

SRAM，尤其是利用较小装置几何形状的高密度SRAM，通常并入有读出放大器以 提供用于存储器读取的输出驱动能力。每一读出放大器检测SRAM阵列中的跨越相应一 对互补位线(BL与BL′)的差分电压。从存储器阵列输出正确读出的位数据取决于读出 放大器稳定时间，所述稳定时间又取决于许多过程相关和环境变量。

举例来说，每一SRAM单元的有效电容和连接到位线的SRAM单元(行)的数目 影响位线的充电和放电时间，因此影响用于经由读出放大器可靠地读出差分位线电压的 稳定时间。单元电容随过程变化(例如，金属化层宽度变化)而变化，且更一般地说， 整体电路定时随过程、温度和电压变化而变化。

设计者以许多方式解决读取定时变化。一种常规方法经由追踪实际SRAM阵列中的 改变的电路产生读取时钟定时。举例来说，设计者可实施“虚拟”位线，其加载有并非 作为实际存储器阵列的部分的额外SRAM单元。通过使用与实际位线相同的SRAM单 元和设计规则，虚拟位线的充电/放电时间按比例地追踪真实位线的充电/放电时间。如 此，在读取时钟产生中使用虚拟位线自动地补偿了SRAM阵列中的定时改变。

然而，使用虚拟位线并不是没有某些缺点。举例来说，通常存在和发展中的处理技 术不允许将系统电压直接连接到晶体管栅极输入端。此设计约束关注若干考虑因数，包 括静电损坏(ESD)问题。

所述约束是有问题的，因为配置虚拟位线需要将某数目的SRAM单元连结到高且将 剩余SRAM单元连结到低。由于设计规则不允许直接连接到VDD(电源)和VSS(接 地或参考)，所以必须针对虚拟位线上的每一标准SRAM单元使用额外“连结”结构。 每一连结结构大体上包括两个晶体管以经由漏极/源极路径作出VSS或VDD连接，且所 述连结结构的相应占据面积消耗可能相当大。

发明内容

可使得用于在SRAM电路的虚拟位线上使用的虚拟SRAM单元展现与(真实)SRAM 单元大致相同的位线电学特征，这是通过在与所述SRAM单元相同的晶体管和布局上偏 置虚拟SRAM单元来实现。举例来说，一种从SRAM单元导出虚拟SRAM单元的方法 包含重新配置用于SRAM单元中的第一晶体管的金属层连接，使得第一晶体管操作作为 虚拟位线输出电路，以及重新配置用于SRAM单元中的第二晶体管的金属层连接，使得 第二晶体管操作作为用于虚拟位线输出电路的电压连结电路。

在一种配置中，虚拟位线输出电路被配置为位线负载，且电压连结电路被配置为连 结低电路，用于将虚拟位线输出电路的输入端耦合到(逻辑)低电压连接。在另一配置 中，虚拟位线输出电路被配置为位线驱动器，且电压连结电路被配置为连结高电路，用 于将虚拟位线输出电路的输入端耦合到(逻辑)高电压连接。此类配置改变可通过改变 用于标准(功能性)SRAM单元中所使用的第一和第二晶体管的金属化层连接来进行。

电子设计库的一个实施例包括虚拟SRAM单元的虚拟位线负载和驱动器配置。更一 般地说，电子库中的虚拟SRAM单元表示也在所述库中定义的功能性SRAM单元的修 改版本。虚拟SRAM单元在功能上包含：虚拟位线输出电路，其使用对应于SRAM单 元中的相似第一晶体管的第一晶体管来形成；以及电压连结电路，其用于将虚拟位线输 出电路的电压输入端连结到所需的电压电平。所述电压连结电路是使用对应于SRAM单 元中的相似第二晶体管的第二晶体管来形成。举例来说，用于形成电压连结电路的第二 晶体管将用于形成SRAM单元中的互补位线输出端，虚拟SRAM单元中不需要所述输 出端。

虚拟SRAM单元的一个实施例(不管是在设计库内以电子形式表示还是在集成电路 中以物理形式例示)包含形成虚拟位线输出电路的第一晶体管和形成用于虚拟位线输出 电路的电压连结电路的第二晶体管。第一晶体管对应于功能性SRAM单元中的相似第一 晶体管，所述相似第一晶体管形成功能性SRAM单元中的第一位线输出电路，且第二晶 体管对应于功能性SRAM单元中的相似第二晶体管，所述相似第二晶体管形成功能性 SRAM单元中的第二位线输出电路的至少一部分。