[发明专利]用于虚拟静态随机存取存储器单元的方法和设备

权利要求书

1.一种用于在SRAM电路的虚拟位线上使用的虚拟SRAM单元，所述虚拟SRAM 单元包含：

第一晶体管，其被配置为虚拟位线输出电路且对应于标准SRAM单元中的相 似第一晶体管，所述相似第一晶体管被配置为所述标准SRAM单元中的第一位 线输出电路；以及

第二晶体管，其被配置为用于所述虚拟位线输出电路的电压连结电路且对应 于所述标准SRAM单元中的相似第二晶体管，所述相似第二晶体管被配置为所 述标准SRAM单元中的第二位线输出电路的至少一部分。

2.根据权利要求1所述的虚拟SRAM单元，其中所述电压连结电路包含连结低电 路，所述连结低电路将逻辑低电压轨道耦合到所述虚拟位线输出电路的晶体管 栅极输入端，以用于将所述虚拟位线输出电路配置为虚拟位线负载。

3.根据权利要求1所述的虚拟SRAM单元，其中所述电压连结电路包含连结高电 路，所述连结高电路将逻辑高电压轨道耦合到所述虚拟位线输出电路的晶体管 栅极输入端，以用于将所述虚拟位线输出电路配置为虚拟位线驱动器。

4.根据权利要求1所述的虚拟SRAM单元，其中所述虚拟SRAM单元的所述第一 晶体管之间的金属层互连包含所述标准SRAM单元的所述相似第一晶体管之间 存在的大致相同金属层互连，且其中所述虚拟SRAM单元的所述第二晶体管之 间的金属层互连包含相对于所述标准SRAM单元的所述相似第二晶体管而改变 的金属层互连，使得所述虚拟SRAM单元的所述第二晶体管充当用于所述虚拟 位线输出电路的所述电压连结电路而非所述标准SRAM单元的所述第二位线输 出电路。

5.一种SRAM电路，其包含：

标准SRAM单元阵列，其用于存储数据；

读取/写入电路，其用于提供对所述标准SRAM单元阵列的存取；以及

一个或一个以上虚拟位线电路，其用于结合所述读取/写入电路定时信号产 生，每一虚拟位线电路包括虚拟位线和耦合到所述虚拟位线的若干虚拟SRAM 单元，每一所述虚拟SRAM单元包含：

第一晶体管，其被配置为虚拟位线输出电路且对应于标准SRAM单元中的 相似第一晶体管，所述相似第一晶体管被配置为所述标准SRAM单元中的第 一位线输出电路；以及

第二晶体管，其被配置为用于所述虚拟位线输出电路的电压连结电路且对 应于所述标准SRAM单元中的相似第二晶体管，所述相似第二晶体管被配置 为所述标准SRAM单元中的第二位线输出电路的至少一部分。

6.根据权利要求5所述的SRAM电路，其进一步包含微处理器，所述微处理器包 括所述标准SRAM电路作为嵌入式存储器。

7.根据权利要求5所述的SRAM电路，其中所述若干虚拟SRAM单元包含一个被 配置为虚拟位线驱动器的虚拟SRAM单元，以及一个或一个以上被配置为虚拟 位线负载的虚拟SRAM单元。

8.根据权利要求7所述的SRAM电路，其中所述虚拟位线电路包括可编程延迟控 制电路，所述可编程延迟控制电路经配置以向所述虚拟位线电路提供延迟定时 调整。

9.根据权利要求8所述的SRAM电路，其中所述可编程延迟控制电路包含可以数 字方式寻址的并联下拉元件，使得可结合启用所述一个或一个以上虚拟位线驱 动器来启用零个、一个或一个以上并联下拉元件。

10.根据权利要求9所述的SRAM电路，其中所述可编程延迟控制电路的所述并联 下拉元件包含所述标准SRAM单元中使用的一个或一个以上晶体管的缩放版 本。

11.一种在电子设计库中的虚拟SRAM单元，所述虚拟SRAM单元表示在所述电子 设计库中经定义的标准SRAM单元的修改版本，所述虚拟SRAM单元包含：

虚拟位线输出电路，其使用对应于所述标准SRAM单元中的相似第一晶体管 的第一晶体管来配置；以及

电压连结电路，其用于将所述虚拟位线输出电路的电压输入端连结到所需的 电压信号，所述电压连结电路使用对应于所述标准SRAM单元中的相似第二晶 体管的第二晶体管来配置。