[发明专利]场效应晶体管

说明书

技术领域

本发明涉及场效应晶体管。

背景技术

报导了一种结构，其使用氮化硅(SiN)膜来作为在具有氮化铝镓/氮化镓(AlGaN/GaN)的异质结以减少电流崩塌的异质结场效应晶体管(HJFET)结构内的钝化膜。

在非专利文献1中报导了一种结构，其使用在AlGaN/GaN上布置的SiNx膜来作为钝化膜，其中掩埋了栅电极。图4是图解了对应于在这样的文献内所述的结构的场效应晶体管的配置的剖视图。

在图4中所示的场效应晶体管1000内，在硅(Si)衬底1001上生长氮化铝(AlN)成核层1002、(Al，Ga)N缓冲层1003和GaN缓冲层1004，并且形成源电极1006和漏电极1007并且进行所述元件的隔离，然后形成SiNx绝缘膜1008，并且进行干蚀刻过程以去除所述SiNx绝缘膜的一部分，并且进一步掩埋栅电极1009以形成器件。

[非专利文献1]

题目为“Material，Process，and Device Development of GaN-BasedHFETs on Silicon Substrate”，由包括J.W.Johnson的15个作者撰写，Electrochemical Society Proceedings，pp.2004-2006，vol.405。

然而，在常规的场效应晶体管内，与诸如砷化镓的其他的III-V族的化合物半导体相比较，由于AlGaN的压电效应的影响，在SiNx/AlGaN界面存在更多的界面态，因此显示出基本上等同于在栅电极周围的漏电极的电势的电势。因此，经由在包括SiNx/AlGaN界面和栅电极的部分内的SiNx/AlGaN界面而产生泄漏电流，而不是通过AlGaN层的肖特基接触那样的泄漏，最终引起栅极泄漏。

发明内容

按照本发明的一个方面，提供了一种场效应晶体管，其包括：III-V族氮化物半导体层结构，其包含异质结；彼此相间隔的源电极和漏电极，其形成在所述III-V族氮化物半导体层结构上；栅电极，其布置在所述源电极和所述漏电极之间；以及覆盖层，其提供在所述栅电极和所述漏电极之间的区域内或者在所述源电极和所述栅电极之间的区域内的所述III-V族氮化物半导体层结构上并且与其接触，其中栅电极的一部分掩埋在所述III-V族氮化物半导体层结构内，并且其中所述III-V族氮化物半导体层与所述覆盖层的界面的栅电极一侧的端部与所述栅电极相间隔。

因为栅电极未与在本发明内其中建立了更多的界面态的在所述III-V族氮化物半导体层和所述覆盖层之间的界面接触，因此不存在通过这样的界面的泄漏通道，因此显示肖特基特性，其中所有的栅极电流流过包括肖特基电极-III-V族氮化物半导体层的结构。因此，可以实现栅极泄漏电流的减少，允许在较高电压下的操作和/或在较高功率下的操作。

除了上述之外，这些构成的每个的任意组合或者在诸如过程、器件、用于使用所述器件的方法等的本发明的类别之间的转换也可以在本发明的范围内。

如上所述，因为按照本发明在III-V族氮化物半导体层和覆盖层的界面的栅电极一侧的端部与栅电极相间隔，因此可以有效地抑制栅极泄漏电流的产生。

附图说明

通过下面结合附图的特定的优选实施方案的描述，本发明的上述和其他目的、优点和特征将变得更清楚。

图1是图解在一个实施方案中的半导体器件的配置的剖视图；

图2是图解在一个实施方案中的半导体器件的配置的剖视图；

图3是图解用于制造图1的半导体器件的方法的剖视图；

图4是图解常规的半导体器件的配置的剖视图；以及

图5是图解在一个实施方案中的半导体器件的配置的剖视图。

具体实施方式

下面参见附图说明本发明的优选实施方案。在所有的附图内，向在多个附图中共同出现的元件分配相同的附图标记，并且不重复其详细说明。

(第一实施方案)

图1是图解本发明的操作的配置的横截面结构图。在图1中所示的场效应晶体管100包括具有异质结的III-V族氮化物半导体层结构(缓冲层102、载流子移动层103和载流子提供层104)。所述III-V族氮化物半导体层结构包括电子移动层(载流子移动层103)和提供在载流子移动层103上并且与其接触的电子提供层(载流子提供层104)。