[发明专利]具有应力沟道区域的改善的CMOS器件及其制造方法

权利要求书

1.一种半导体器件，包括：

场效应晶体管，具有位于半导体器件结构中的沟道区域，所述半导体器件结构具有顶表面和一个或多个附加的表面，所述顶表面沿第一组的等价的晶体平面中的一个取向，所述一个或多个附加的表面沿不同的第二组的等价的晶体平面取向，其中一个或多个应力源层位于所述半导体器件结构的所述一个或多个附加的表面之上并被设置和构建为向所述场效应晶体管的所述沟道区域施加应力，

其中所述一个或多个应力源层具有与所述半导体器件结构不同的晶格常数，使得归因于所述应力源层与所述半导体器件结构之间的晶格失配，在所述应力源层中产生固有应力，

其中所述半导体器件结构的所述一个或多个附加的表面与所述顶表面形成锐角，以及所述一个或多个应力源层向所述场效应晶体管的所述沟道区域施加与所述固有应力相反类型的应力。

2.根据权利要求1的半导体器件，其中所述一个或多个应力源层具有大于所述半导体器件结构的晶格常数，以便在所述应力源层中产生压缩应力，以及所述一个或多个应力源层向所述场效应晶体管的所述沟道区域施加拉伸应力。

3.根据权利要求1的半导体器件，其中所述一个或多个应力源层具有小于所述半导体器件结构的晶格常数，以便在所述应力源层中产生拉伸应力，以及所述一个或多个应力源层向所述场效应晶体管的所述沟道区域施加压缩应力。

4.根据权利要求1的半导体器件，其中所述半导体器件结构包括单晶硅，而所述第一和第二组的等价的晶体平面选自硅的{100}、{110}、和{111}平面。

5.根据权利要求1的半导体器件，其中所述半导体器件结构位于包括在其下具有基础半导体衬底层的至少一个绝缘体层的衬底之上，形成了绝缘体上半导体结构。

6.根据权利要求1的半导体器件，其中所述半导体器件结构位于体半导体衬底结构中。

7.一种半导体器件，包括：

n沟道场效应晶体管，具有位于半导体器件结构中的n掺杂的沟道区域，所述半导体器件结构具有顶表面和一个或多个附加的表面，所述顶表面沿第一组的等价的晶体平面中的一个取向，所述一个或多个附加的表面沿不同的第二组的等价的晶体平面取向，其中所述半导体器件结构的所述一个或多个附加的表面与所述顶表面形成锐角，其中所述一个或多个应力源层具有大于所述半导体器件结构的晶格常数，以便在所述应力源层中产生压缩应力，其中一个或多个应力源层位于所述半导体器件结构的所述一个或多个附加的表面之上并被设置和构建为向所述n沟道场效应晶体管的所述n掺杂的沟道区域施加拉伸应力。

8.根据权利要求7的半导体器件，其中所述半导体器件结构包括单晶硅，而所述第一和第二组的等价的晶体平面选自硅的{100}、{110}、和{111}平面。

9.一种半导体器件，包括：

p沟道场效应晶体管，具有位于半导体器件结构中的p掺杂的沟道区域，所述半导体器件结构具有顶表面和一个或多个附加的表面，所述顶表面沿第一组的等价的晶体平面中的一个取向，所述一个或多个附加的表面沿不同的第二组的等价的晶体平面取向，其中所述半导体器件层的所述一个或多个附加的表面与所述顶表面形成锐角，其中所述一个或多个应力源层具有小于所述半导体器件结构的晶格常数，以便在所述应力源层中产生拉伸应力，其中一个或多个应力源层位于所述半导体器件结构的所述一个或多个附加的表面之上并被设置和构建为向所述p沟道场效应晶体管的所述p掺杂的沟道区域施加压缩应力。

10.根据权利要求9的半导体器件，其中所述半导体器件结构包括单晶硅，而所述第一和第二组的等价的晶体平面选自硅的{100}、{110}、和{111}平面。