[发明专利]带有使用JTAG接口的测试访问控制电路的IC电路

权利要求书

1.一种集成电路，包括：

第一电路部分(106)，其具有JTAG接口(108)和测试访问端口(110)；

第二电路部分(114)，其具有串行总线接口(112)；和

测试访问控制电路(104)，其经过测试访问端口(110)连接到JTAG接口(108)，其中

第一电路部分(106)经过测试访问控制电路(104)连接到串行总线接口(112)，并且测试访问控制电路(104)是可编程的，其响应于来自JTAG接口(108)的测试模式选择(TMS)信号而处于透明模式或测试模式。

2.如权利要求1所述的集成电路，其中：

当测试访问控制电路(104)处于透明模式时，能够实现第一电路部分(106)和第二部分(114)之间经过串行总线接口(112)的标准通信；和

当测试访问控制电路(104)处于测试模式时，能够实现通过测试访问端口(110)和测试访问控制电路(104)的、经JTAG接口(108)到串行总线接口(112)的通信。

3.如权利要求2所述的集成电路，其中当测试访问控制电路(104)处于测试模式时，测试时钟信号被用作串行总线接口(112)的时钟信号，从而使得数据传送和通信同步。

4.如前面任意一个权利要求所述的集成电路，其中测试访问控制电路(104)包括多个集成电路单元(116，118，120)，每个电路单元具有至少一个输入，至少一个输出，以及多个2:1复用器。

5.如权利要求4所述的集成电路，其中：

第一电路单元116被这样设置：它具有连接到测试时钟信号(TCK)的第一输入(200)，连接到寄存器加载信号(CS)的第二输入(202)，连接到第一电路部分(106)的第三输入(204)，连接到测试模式选择信号(TMS)的第四输入(206)，连接到正/负边沿触发信号(相位)的第五输入(208)，和连接到串行总线接口(112)的芯片选择信号(CS/)的第一输出(210)；

第二电路单元(118)被这样设置：它具有连接到测试时钟信号(TCK)的第一输入(300)，连接到时钟空闲控制信号(Idle)的第二输入(302)，连接到第一电路部分(106)的第三输入(304)，连接到测试模式选择信号(TMS)的第四输入(306)，连接到空闲状态控制信号(Idle_Sel)的第五输入(208)，和连接到串行总线接口(112)的时钟信号(SCLK)的第一输出(310)；

第三电路(120)被这样设置：它具有连接到测试时钟信号(TCK)的第一输入(400)，连接到测试数据输入信号(TDI)的第二输入(402)，连接到第一电路部分(106)的第三输入(404)，连接到测试选择信号(test_sel)的第四输入(406)，连接到正/负边沿触发信号(相位)的第五输入(408)，和连接到串行总线接口(112)的数据输入信号(SDI)的第一输出(410)。

6.如权利要求5所述的集成电路，其中串行总线接口(512)的数据输入信号是双向信号(SDI/IO)，并且第三电路单元(520)被进一步这样设置：它具有连接到引脚方向控制信号(IN/OUT/)的第六输入(610)，连接到测试数据输出信号(TDO)的第二输出(614)，连接到第一电路部分(106)的第三输出(616)，并且第一输出是连接到串行总线接口(512)的双向数据信号(SDI/IO)的双向输入/输出(612)。

7.如权利要求5或6所述的集成电路，其中：

第一电路单元(116)包括第一和第二2:1复用器(212，214)，触发电路(216)和反向器(218)；

第二电路单元(118)包括第一和第二2:1复用器(316，318)，二输入逻辑与门(312)，二输入逻辑或门(314)，以及反向器(320)；和

第三电路单元(120)包括第一和第二2:1复用器(412，414)，触发电路(416)和反向器(418)。

8.如权利要求7所述的集成电路，其中：

第三电路单元进一步包括第三2:1复用器(622)，第二触发电路(626)，数据锁存器(638)，第二到第四反向器(628，630，632)以及第一和第二缓冲器(634，636)。

9.一种控制电路的方法，该电路包括具有JTAG接口(108)和测试访问端口(110)的第一电路部分(106)，具有串行总线接口(112)的第二电路部分(114)，以及测试访问控制电路(104)，该测试访问控制电路(104)这样设置：它经过测试访问端口连接到JTAG接口(108)，并且第二电路部分通过该测试访问控制电路连接到串行总线接口，该方法包括以下步骤，

对可编程的测试访问控制电路进行编程，响应于测试选择信号使其处于透明模式或测试模式，从而：

当测试访问控制电路处于透明模式时，能够实现第一电路部分与第二部分之间经串行总线接口的标准通信；以及

当测试访问控制电路在测试模式中时，能够实现通过测试访问端口和测试访问控制电路的、经JTAG接口到串行总线接口的通信。