[发明专利]半导体集成电路及其布局方法

说明书

技术领域

本发明涉及具有用于从外部输入AC时钟信号和AC数据信号的电路的半导体集成电路以及该半导体集成电路的布局(layout)方法，特别涉及用于容易满足在AC时钟信号和AC数据信号之间产生的定时限制(timing constraint)的技术。

背景技术

在半导体集成电路中，从半导体集成电路的外部输入时钟信号和数据信号，并在半导体集成电路内使从外部输入的数据信号与从外部输入的时钟信号或在半导体集成电路内部产生的时钟信号同步来进行信号处理。因此，在该半导体集成电路中具有用于从半导体集成电路的外部输入时钟信号和数据信号的电路。

图8是具有用于从半导体集成电路的外部输入时钟信号和数据信号的电路的以往的半导体集成电路的结构图。在图8中，11是外部信号接收用电路，51是内部电路，52是AC时钟信号布线，53是AC数据信号布线，54是外部时钟端子，55是外部数据端子，56是内部电路发送数据信号布线，57是内部电路接收数据信号布线。

AC数据信号布线53用于向外部信号接收用电路11传送从外部数据端子55输入的AC数据信号。

AC时钟信号布线52用于向外部信号接收用电路11传送从外部时钟端子54输入的AC时钟信号。

内部电路发送数据信号布线56用于向外部信号接收用电路11传送由内部电路51产生的内部信号。

内部电路接收数据信号布线57用于向内部电路51传送外部信号接收用电路11的输出信号。

外部信号接收用电路11将经由AC数据信号布线53传送的AC数据信号和经由内部电路发送数据信号布线56传送的内部信号与经由AC时钟信号布线52传送的AC时钟信号同步来进行处理，并向内部电路51传送输出信号。

在此，形成了与AC时钟信号同步地处理AC数据信号的电路结构，因此，产生如下这样的定时限制：AC数据信号从半导体集成电路外部输入的定时与AC时钟信号从半导体集成电路外部输入的定时相比，不能产生某一定量以上的大小的差。

为了满足该限制，必须将半导体集成电路布局成为使AC数据信号通过的AC数据信号布线53的延迟时间与AC时钟信号通过的AC时钟信号布线52的延迟时间之差在某一定量的大小以内。

但是近年来，半导体集成电路的微型化和高速化正在逐步发展。因此，由于AC时钟信号的频率较高，AC时钟信号和AC数据信号之间所容许的定时误差越来越小。而且，由制造上或电源噪声等导致信号质量劣化而引起的延迟时间偏差越来越大，导致AC时钟信号布线52或AC数据信号布线53成为用于满足AC时钟信号与AC数据信号之间所容许的定时误差的半导体集成电路的布局工时和难度增加的主要原因。

因此，在以往的半导体集成电路中，通过进行使外部信号接收用电路11和外部数据端子55、以及外部信号接收用电路11和外部时钟端子54的距离缩短那样的布局，从而能够缩短AC数据信号布线53的延迟时间和AC时钟信号布线52的延迟时间，容易满足存在于AC时钟信号和AC数据信号之间的定时限制(例如参照专利文献1)。

专利文献1：日本特开2001-67864号公报(第3页)

发明内容

但是，外部信号接收用电路11为了与内部电路51进行数据信号的收发，需要满足与内部电路51的定时限制。因此，外部信号接收用电路11必须布局配置在能够满足与内部电路51的定时限制和存在于AC时钟信号和AC数据信号之间的定时限制这两方的位置上。

因此，外部信号接收用电路11受到与内部电路51的定时限制的影响，无法实施如使外部信号接收用电路11和外部数据端子55、以及外部信号接收用电路11和外部时钟端子54之间的距离缩短那样的布局配置，从而存在未减少用于满足存在于AC时钟信号和AC数据信号之间的定时限制的半导体集成电路的布局工时和难度这样的问题。

本发明是着眼于上述问题而完成的，其目的在于提供一种可以不受与内部电路的定时限制的影响而易于满足在AC时钟信号和AC数据信号之间产生的定时限制的半导体集成电路及其布局方法。