[发明专利]半导体集成电路及其布局方法

权利要求书

1.一种半导体集成电路，具有用于从外部输入AC时钟信号和AC数据信号的电路，其特征在于，包括：

接收从上述半导体集成电路的外部输入的AC数据信号的外部信号接收用电路；

接收在上述半导体集成电路的内部电路中产生的信号、和/或向上述内部电路发送信号的内部信号收发两用电路；

用于将上述外部信号接收用电路的输出信号作为上述内部信号收发两用电路的输入信号来传送的数据信号布线；以及

用于向上述外部信号接收用电路和上述内部信号收发两用电路提供从上述半导体集成电路的外部输入的AC时钟信号的AC时钟信号布线。

2.根据权利要求1所述的半导体集成电路，其特征在于，

上述外部信号接收用电路包括：用于接收从上述半导体集成电路的外部输入的上述AC数据信号的外部信号接收用触发器，

由上述外部信号接收用触发器锁存上述AC数据信号后的信号经由上述数据信号布线而被发送到上述内部信号收发两用电路，

从上述半导体集成电路的外部输入的上述AC时钟信号经由上述AC时钟信号布线而被提供给上述外部信号接收用触发器。

3.根据权利要求1所述的半导体集成电路，其特征在于，

上述内部信号收发两用电路包括：用于接收经由上述数据信号布线而发送的上述外部信号接收用电路的输出信号的内部信号收发两用触发器，

从上述半导体集成电路的外部输入的上述AC时钟信号经由上述AC时钟信号布线而被提供给上述内部信号收发两用触发器。

4.根据权利要求2或3所述的半导体集成电路，其特征在于，

存在多个上述外部信号接收用触发器或上述内部信号收发两用触发器、和上述数据信号布线。

5.根据权利要求2至4中任意一项所述的半导体集成电路，其特征在于，

代替上述外部信号接收用触发器或上述内部信号收发两用触发器而包括与时钟信号同步动作的电路或电路要素。

6.根据权利要求1至5中任意一项所述的半导体集成电路，其特征在于，

与上述外部信号接收用电路连接的上述AC时钟信号布线的时钟等待时间比与上述内部信号收发两用电路连接的上述AC时钟信号布线的时钟等待时间短。

7.根据权利要求6所述的半导体集成电路，其特征在于，

在连接着上述外部信号接收用电路的输出信号和上述内部信号收发两用电路的输入信号的上述数据信号布线上插入有定时张弛电路。

8.根据权利要求7所述的半导体集成电路，其特征在于，

上述定时张弛电路是使定时延迟的延迟缓冲器、反相锁存器、反相触发器中的任意一个。

9.根据权利要求1至8中任意一项所述的半导体集成电路，其特征在于，

还包括可选择多个上述AC时钟信号中的任意一个的外部信号接收用时钟选择器和内部信号收发两用时钟选择器，

上述外部信号接收用时钟选择器的输出信号被输入到上述外部信号接收用电路，

上述内部信号收发两用时钟选择器的输出信号被输入到上述内部信号收发两用电路。

10.根据权利要求9所述的半导体集成电路，其特征在于，

上述外部信号接收用时钟选择器具有：选择在上述半导体集成电路的内部产生的内部时钟信号和多个上述AC时钟信号中的任意一个时钟信号来提供给上述外部信号接收用电路的功能，

上述内部信号收发两用时钟选择器具有：选择上述内部时钟信号和多个上述AC时钟信号中的任意一个时钟信号来提供给上述内部信号收发两用电路的功能。

11.根据权利要求1至10中任意一项所述的半导体集成电路，其特征在于，还包括：

多个上述外部信号接收用电路；和

可选择多个上述外部信号接收用电路的输出信号中的任意一个的外部信号接收选择电路，其中，

上述外部信号接收选择电路的输出信号被输入到上述内部信号收发两用电路。

12.一种半导体集成电路的布局方法，其中半导体集成电路是权利要求1至11中任意一项所述的半导体集成电路，

其特征在于，包括：

用于将上述外部信号接收用电路配置在上述半导体集成电路的外部数据端子或外部时钟端子的附近的外部信号接收用电路配置步骤；

用于将上述内部信号收发两用电路配置在上述半导体集成电路的任意位置上的内部信号收发两用电路配置步骤；

用于将连接在从上述外部时钟端子到上述外部信号接收用电路之间的上述AC时钟信号布线和/或上述外部信号接收用时钟选择器配置和布线在上述外部时钟端子的附近的外部信号接收用时钟电路配置步骤；以及

用于对连接在从上述外部时钟端子到上述内部信号收发两用电路之间的上述AC时钟信号布线和/或上述内部信号收发两用时钟选择器进行配置和布线的内部信号收发两用时钟电路配置步骤。