[发明专利]用来保护蓄电池的半导体单元、内置该半导体单元的电池组、以及使用该电池组的电子装置有效
| 申请号: | 200780003166.7 | 申请日: | 2007-08-31 |
| 公开(公告)号: | CN101375479A | 公开(公告)日: | 2009-02-25 |
| 发明(设计)人: | 后藤智幸 | 申请(专利权)人: | 株式会社理光 |
| 主分类号: | H02H7/18 | 分类号: | H02H7/18;H02J7/00;H01M10/44 |
| 代理公司: | 北京市柳沈律师事务所 | 代理人: | 黄小临 |
| 地址: | 日本*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 用来 保护 蓄电池 半导体 单元 内置 电池组 以及 使用 电子 装置 | ||
技术领域
本发明涉及用来保护蓄电池的半导体单元,具体地,涉及用来保护电池组内置的、用于便携式装置等等的蓄电池的锂离子电池免于过充电、过放电、充电过电流、放电过电流、短路电流等等的半导体单元,以及内置有该半导体单元的电池组、与电子装置。
请注意,在说明书与权利要求书中,将电子流简称为电流,将电动势简称为电势。
背景技术
在便携式电子装置中,广泛使用容易处理的电池组。电池组在一个封装中存储一或多个蓄电池。作为蓄电池,使用具有大容量的蓄电池,例如锂离子电池、锂聚合物电池、镍氢电池等等。大容量电池在其中具有非常大的能量,于是当发生过充电、过放电、过电流等等时,其可能会发热,或者在某些情况下,其可能会燃烧。
因此,在电池组内配备用来保护蓄电池的半导体单元,以保护蓄电池免于过充电、过放电、充电过电流、放电过电流、短路电流等等,由此,如果需要实际保护,则该半导体单元断开蓄电池与充电器或负载装置之间的连接,并且由此防止发热与燃烧。
用来保护蓄电池的半导体单元具有特殊的检测电路,用来检测过充电、过放电、充电过电流、放电过电流、短路电流等等中的每一个。该检测电路当检测到此类需要保护操作的异常时输出检测信号,断开开关设备以断开蓄电池与充电器或负载装置之间的连接。
但是,如果提供的配置使得当输出检测信号时立刻断开开关设备,则即使由于噪声等等造成的故障而仅在非常短的时间内输出的检测信号,也可能会中断至负载装置的电源,由此可能会发生以下问题:负载装置可能相应地引起故障等等。为了防止此类故障,通常提供配置使得:仅当自从输出检测 信号已经过去了预定时间之后异常情况仍然持续时,才确定发生了真实故障,然后断开开关设备。
上述预定时间被称为“延迟时间”。根据所检测的异常的具体内容,设置不同的时间(在几十毫秒与数秒之间的范围内)作为延迟时间。即,当所检测的异常等级较高或者紧急时,延迟时间设置较短。在另一方面,当所检测的异常等级较低或者不紧急时,延迟时间设置较长。
例如,对于检测到过放电的延迟时间为大约16毫秒,对于检测到过电流的延迟时间为大约10毫秒,对于检测到短路的延迟时间为大约1毫秒。在另一方面,对于借助过充电检测电路检测到过充电的延迟时间等于或大于1秒,或者最长可为大约5秒。
但是,如果当在特性检查、出厂检查等等情况下测试用于保护蓄电池的半导体单元时等待上述延迟时间,则检查需要时间太长,由此大规模生产效果可能会降低,由此可能会增加成本。
为了解决该问题,当测试此类半导体单元时,将测试信号施加到该半导体单元,由此缩短延迟时间,并且由此缩短测试时间。但是,因为此类用于保护蓄电池的半导体单元应该被电池组容纳,所以其应该被小型化。从这一观点看,必须避免此类情况:增加一个针脚用来提供测试信号的测试端子,由此现有的小型封装无法容纳该半导体单元,并且应该为其准备较大的封装,或者焊接点数目由于测试端子而增加,IC芯片尺寸增加,并且由此会产生额外的空间或者额外的成本。
日本公开专利申请2005-12852公开了本申请人提出的一种技术,用来解决上述问题。图6显示其中公开的电池组的方框图。
如图6所示,电池组20包括:用来保护蓄电池(在图6中未显示内部配置)的半导体单元1、蓄电池21、放电控制NMOS晶体管M21、充电控制NMOS晶体管M22、电容器C21与电阻器R21和R22,并且具有正端子22与负端子23。(当蓄电池21充电时)充电器30或者(当蓄电池21放电时)负载装置30连接到正端子22与负端子23。
半导体单元1具有电流检测端子V-,用来检测放电过电流或者充电过电流。电流检测端子V-相对于端子Vss的电压在放电时为正电压、在充电时为负电压。
在日本公开专利申请2005-12852公开的技术中,提供以下功能:当低于 从正常充电过电流产生的负电压的负电压被施加到电流检测端子V-时,减少延迟时间。由此,可以省略在上述现有技术中所需要的上述测试端子,并且由此可以防止增加封装尺寸与增加芯片尺寸。
在半导体单元1中配备的延迟电路具有图8所示的振荡电路,以及用来对该振荡电路所生成的时钟信号CLK的时钟脉冲进行计数的计数器电路。该振荡电路为环形振荡电路,包括反相器电路41至45,如图8所示。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社理光,未经株式会社理光许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200780003166.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种电炖盅
- 下一篇:一种用漏孔法绘制压差与泄漏量关系曲线的方法





