[发明专利]电子装置封装体、模块以及电子装置

说明书

技术领域

本发明涉及一种电子装置封装体，更具体地，涉及一种利用高速操作的电子装置的电子装置封装技术。

背景技术

图1是显示在专利文献1中说明的半导体封装体的横截面。显示在图1中的半导体封装体200包括半导体装置206、设置为环绕半导体装置206的柔性基板208(也称为“插入基板”)、以及环绕半导体装置设置的至少一个插入板207。

在半导体装置206的图中的下表面上形成电路面。外电极形成于电路面上。插入板207主要用作隔板，例如，由金属材料制成且形成的厚度等于半导体装置206的厚度。

在柔性基板208上形成连接到半导体装置206的外电极的配线图案205。配线图案205的一侧或两侧覆盖有热塑性的绝缘树脂层203和204。

具体地，半导体装置206和配线图案205通过导体凸起202彼此电连接。在柔性基板208的下表面侧，树脂层203部分去除，从而提供露出配线图案205的部分(电极焊盘)。焊接球201设置在该部分中。如上所述构成的半导体封装体200通过焊接球201安装在辅助安装板(例如，母板)上。

在半导体装置206的侧面上的导体凸起202的间距比焊接球201的间距宽的结构也称为“扇出型”并具有以下优点。由于使在辅助安装板侧上的外部端子的间距变窄的技术不能充分地赶上目前的半导体装置收缩技术(外部尺寸减小技术)，所以在辅助安装板侧上的外部端子的间距比半导体装置侧的间距宽。因此，为了补偿间距的差异，柔性基板208用于增加外部端子的间距。

在图1所示的扇出型封装结构中，外部端子(电极焊盘)形成于封装体的顶面和下表面上。因此，也可以将该封装体堆叠在另一个封装体之上 以获得三维安装。

专利文献1：日本专利申请公开出版物第2004-172322号

发明内容

本发明要解决的问题

图1的许多传统的半导体封装体使用进行高速操作的诸如CPU(中央处理单元)和DRAM(动态随机存取存储器)的半导体装置。在使用进行高速操作的装置的情况下，必须解决诸如串音的噪声问题。因此，经常采取增强柔性基板208的配线图案205的接地线(增加图案的面积)的措施。另一方面，要求进行高速操作的DRAM必须以低电压操作，以便降低热量产生量。在此情况下，经常采取增强电源线(增加图案的面积)的措施。

在任何情况下都需要通过增加面积增强配线图案的接地线或电源线。传统地，为了达到此目的，使用形成多层配线图案205的柔性基板208，且在配线图案中的几乎整个一层都用作接地线或类似物。然而，在这种措施中，由于使用多层型的柔性基板208，所以存在的问题是使得半导体封装体的制造成本很高。

以上问题同样可以出现在代替半导体装置设置诸如SAW装置(表面声波装置)的电子装置的结构中。

已经考虑到以上问题获得了本发明，且本发明的目的是提供一种实现降低的制造成本、高电子操作可靠性以及极佳的机械可靠性的电子装置封装体、安装所述电子封装体的模块、以及电子装置。

用于解决问题的装置和所述装置的效果

为了解决该问题，本发明的电子装置封装体包括：包括电路面的电子装置，外电极形成于所述电路面上；形成设置多个电子装置的外壳部分的至少一个嵌入基板；以及柔性基板，所述柔性基板包括电连接到电子装置的配线图案并被设置成环绕电子装置和嵌入基板，并且所述柔性基板的至少一部分沿嵌入基板和/或电子装置弯曲。至少一个嵌入基板由导电材料制成，并电连接到配线图案的接地线或电源线。

采用此结构，嵌入基板连接到接地线或电源线，从而能够增强接地线 或电源线。传统地，在增强接地线等的情况下，采用增加柔性基板中配线层的数量以及使用例如用于增强接地线的一个配线层的方法。根据本发明，接地线等通过嵌入基板增强，使得不需要增加柔性基板中的配线层的数量。然而，这并不意味着这种多层柔性基板不能用在本发明中。还可以如上所述通过嵌入基板使用多层柔性基板并增强接地线等。

在本发明的电子装置封装体中，嵌入基板被用作接地线和/或电源线的一部分，从而增强接地线和/或电源线。因此，与传统技术一样，变为不需要增加柔性基板中的配线层的数量，使得高速电子装置封装体可以以低成本实现。正常地，嵌入基板的体积(截面面积)充分大于柔性基板中的配线图案的体积。因此，从更有效地增强接地线和/或电源线的观点看，有利的是使用这种嵌入基板作为接地线和/或电源线的一部分。