[发明专利]用于提供具有经P及N掺杂的栅极的集成电路的方法及设备

说明书

技术领域

本发明涉及半导体装置及系统。特定来说，本发明涉及提供n及p型栅极结构的方法及设备。

背景技术

在高速电路中，需要具有兼备p及n型栅极两者以允许更小的装置尺寸且同时启用高速的装置(例如晶体管)。例如，在DRAM过程中，使用p+及n+栅电极两者以允许高速处理及更小尺寸。

许多芯片上系统(SOC)设计包含高速数字电路及模拟电路。图像传感器是可具有SOC设计的设备的实例。图像传感器通常包含像素单元阵列及用于信号处理的外围电路。理想的是，图像传感器除进行高速数字处理外还能够进行模拟信号处理。高速图像传感器电路需要与高驱动电流及低阈值电压兼容的较小栅极长度装置，而模拟信号发射器(尤其在像素阵列中)在高量子效率比速度更重要的情况下具有不同的操作特征。对于PMOS及NMOS装置来说情况均如此。

常规的NMOS装置在具有p阱的衬底上使用n+多晶硅栅电极。此类装置为表面通道装置。如果在PMOS装置中结合n阱使用相同的n+多晶硅栅电极，则所述阈值电压变得过高。然而，在图像传感器或任何其它集成电路中各处使用n+栅极是一个低成本的过程。为了在PMOS装置中容纳n+栅电极，在所述衬底n阱表面使用p型植入以在所述晶体管的通道区域中形成掩埋接面。使用＂掩埋通道＂PMOS装置有明显的缺点。例如，由于静电栅极控制较差而由此使得短通道效应较差，所以这一装置不会按比例缩小到较小尺寸的阱。

需要在集成电路中使用具有不同操作特征的p+及n+栅电极两者。然而，用于制造具有p+及n+栅电极两者的集成电路的常规方法不太适用于在单个集成电路中提供各具不同操作特征的p+及n+栅电极。用于制造p+与n+栅电极两者的工艺流程中最大的挑战之一是让掺杂剂类型(尤其是p型掺杂剂，例如硼)在热处理步骤期间不会扩散穿过栅极氧化物而进入到所述装置的通道区域中。N型掺杂剂(例如磷及砷)在穿过氧化物时具有相对较低的扩散率，且因此并不是主要考虑因素。为解决此问题，过去的标准做法是在使用p+及n+栅电极两者时均匀地使用氮化栅极氧化物。

然而，已知氮化栅极氧化物具有明显的缺点，尤其在对噪声敏感的集成电路(例如图像传感器)中。例如，在使用氮化栅极氧化物时，所述栅极氧化物与衬底表面之间的界面较差。此外，氮化氧化物引起晶体管特征(例如，载流子迁移率、跨导、陷获、去陷获及其它特征)的波动，这些在模拟电路中是不合需要的。另外，用于像素中的氮化栅极氧化物明显增加噪声，尤其是图像传感器中的＂1/f＂或随机电报信号＂RTS＂噪声，这是不合需要的。

需要一种减轻针对常规氮化栅极所提到的缺点但提供集成电路(例如图像传感器集成电路)的方法及设备，所述集成电路具有n及p型栅极且在集成电路中具有不同类型的n及p型栅极。另外，需要有具有用于电路设计中的不同阈值电压的各种装置。

发明内容

本发明实施例提供用于具有多个栅极堆栈结构的集成电路的方法及设备，所述栅极堆栈结构具有不同厚度及/或氮浓度的栅极氧化物层及不同导电率类型及/或活性掺杂剂浓度的栅电极。所述方法适用于形成具有模拟晶体管及用于高速数字处理而不增加噪声的晶体管的图像传感器。

在衬底上形成第一氧化物层，以用于将位于所述衬底的第一区域上方的第一多个栅极结构。进行氮化工艺以从该第一氧化物层的至少一部分形成第一氮化氧化物层。移除位于衬底的至少第二区域上的第一氧化物层及所述第一氮化氧化物层的几部分。在衬底上的至少第二区域中形成第二氧化物层。在第一及第二区域中的第一氮化氧化物层及第二氧化物层上方形成导电层。在第一区域中，图案化第一氧化物层、第一氮化氧化物层及导电层，以形成用于第一多个装置的第一多个栅极堆栈。在第二区域中，图案化第二氧化物层及导电层，以形成用于第二多个装置的第二多个栅极堆栈。在第一区域及第二区域中的至少一者内，导电层被掺杂为第一及第二导电率类型中的至少一者。

附图说明

图1为根据本发明例示性实施例的图像传感器的方块图；

图2为根据本发明例示性实施例的像素单元的示意图；

图3为图2的像素单元的一部分的剖视图；

图4A-4H为图1的像素传感器的各部分的代表性剖视图；

图5A-5I描绘处于不同处理阶段的图1的图像传感器的形成；且

图6为包含图1的图像传感器的处理器系统的方块图。

具体实施方式