[发明专利]用于存储器的低功率字线逻辑的系统和方法

权利要求书

1.一种方法，其包含：

接收存取存储器装置的请求，所述存储器装置包括解码器、多个字线驱动器和多个字线，每一字线与所述多个字线驱动器中的一字线驱动器相关联；

解码所述请求以确定与所述请求相关联的地址；和

选择性地为所述多个字线驱动器中的一字线驱动器供电以存取所述存储器装置的所述地址，而不需为所述多个字线中的其它字线供电，其中所述字线驱动器与和所述地址有关的特定字线相关联。

2.根据权利要求1所述的方法，其中选择性地为所述字线驱动器供电包含选择性地启用所述特定字线的头开关和脚开关中的至少一者以将所述字线驱动器耦合到电源。

3.根据权利要求2所述的方法，其中所述头开关包含p沟道晶体管且其中所述脚开关包含n沟道晶体管。

4.根据权利要求1所述的方法，其进一步包含切断到所述存储器装置的所述多个字线驱动器的每一者的功率。

5.根据权利要求1所述的方法，其中选择性地为所述字线驱动器供电包含选择性地启用所述字线驱动器的反相器的p沟道晶体管以使用与所述多个字线驱动器相关联的扩散电容对局部电容充电。

6.根据权利要求5所述的方法，其中选择性地为所述字线驱动器供电包含分别从电源电容和局部虚拟接地对头开关和脚开关充电。

7.根据权利要求1所述的方法，其中所述存储器装置包含静态随机存取存储器(SRAM)。

8.根据权利要求1所述的方法，其中所述存储器装置包含高速缓冲存储器。

9.根据权利要求1所述的方法，其中所述存储器装置包含二级高速缓冲存储器。

10.一种电子装置，其包含：

包括多个字线的存储器；

耦合到所述存储器的多个字线驱动器，每一字线驱动器与所述存储器的所述多个字线中的一字线相关联，其中到所述多个字线驱动器的每一者的功率在默认状态期间是关断的，除了在字线存取周期期间之外；

耦合到所述多个字线驱动器的解码器，其用以接收存储器存取请求以解码所述存储器存取请求，以便确定与所述存储器存取请求相关联的地址，所述解码器响应于所述存储器存取请求而为选定的字线驱动器供电，但不为所述多个字线驱动器中的其它字线驱动器供电。

11.根据权利要求10所述的电子装置，其中所述存储器包含高速缓冲存储器。

12.根据权利要求10所述的电子装置，其进一步包含功率管理器，以响应于确定与所述存储器存取请求相关联的所述地址而选择性地启用所述选定的字线驱动器。

13.根据权利要求10所述的电子装置，其中所述存储器包括多个存储器库，所述多个存储器库的每一者包括一对子库，所述对子库共用预解码数据。

14.根据权利要求10所述的电子装置，其中每一字线驱动器包括高电压阈值(VT)晶体管。

15.根据权利要求10所述的电子装置，其中每一字线驱动器包含：

第一“与”门，其包括用以接收启用信号的第一输入、用以接收时钟信号的第二输入，和输出；

第二“与”门，其包括用以接收预编码数据的第一输入和第二输入，和输出；

“与非”门，其包括功率端子、耦合到所述第一“与”门的所述输出的第一输入、耦合到所述第二“与”门的所述输出的第二输入，和输出；

反相器，其包括功率端子、耦合到所述“与非”门的所述输出的输入，和耦合到所述选定字线的输出；

头开关，其包括耦合到电源电压端子的第一端子、控制端子，和耦合到所述反相器的功率端子的第二端子；和

脚开关，其包括耦合到电源电压端子的第一端子、控制端子，和耦合到所述“与非”门的所述功率端子的第二端子；

其中所述解码器产生耦合到所述头开关和所述脚开关的所述控制端子的字线启用信号，以选择性地为所述字线驱动器供电。

16.一种包含处理器可读指令的处理器可读媒体，所述处理器可读指令包含：

用以解码存储器存取请求以确定对应于包括多个字线的存储器的选定字线的存储器地址的指令；和

用以响应于确定所述存储器地址而选择性地为与所述选定字线相关联的字线驱动器供电但不将功率施加到所述多个字线中的其它字线的指令。