[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置，和具体地，涉及设置有驱动器晶体管的半导体装置，该驱动器晶体管配置有MOS(金属氧化物半导体)晶体管。

背景技术

有作为MOS晶体管的被称为驱动器晶体管的晶体管。这里所用的术语驱动器晶体管是指“具有相对宽的沟道宽度、用于驱动下一级的元件的晶体管”。作为驱动器晶体管的实例，下文将描述经常用在移动电话中的充电电路。

图9A、9B为充电装置的示意电路图。可再充电电池31经由充电开关33连接到电源35(对应于家用AC插座)。图9A显示了对可再充电电池31充电之前及晶体管37截止的情形。晶体管37需要被导通以进行充电操作。当晶体管37导通时，经由电极垫23连接到晶体管37的充电开关33导通，且电流A从电源35流到可再充电电池31，从而对可再充电电池31充电(见图9B)。

在此电路中，晶体管37作为驱动器晶体管。也就是，晶体管37驱动作为下一级元件的充电开关33。此外，电流A越大，充电操作完成得越快。因此，流过驱动充电开关33的晶体管37的电流B也需要大。流过晶体管的电流与晶体管的沟道宽度成正比，并因此，作为驱动器晶体管的晶体管37设计为具有宽沟道。

接着，描述驱动器晶体管的布局。图10A-10C示出了包括电极垫形成区域的典型驱动器晶体管形成区域。图10A为平面图，图10B为示意平面图，和图10C为沿图10B的线X-X得到的截面图。

LOCOS氧化物膜3形成在p型硅衬底1上以限定驱动器晶体管形成区域5。配置有N型杂质扩散层的源极7s和漏极7d形成在硅衬底1中的驱动器晶体管形成区域5中。源极7s和漏极7d在宽度方向上交替排列，其间有间距。

在源极7s和漏极7d之间，由多晶硅制成的栅电极11经由栅极氧化物膜9形成在硅衬底1上。栅电极11形成在多个源极7s和漏极7d之间的区域中。图10B和10C中示出了四个栅电极11；然而，通常设置几十个栅电极11，使得驱动器晶体管具有宽沟道。

在硅衬底1中，配置有p型杂质扩散层的背栅极扩散层7b围绕着形成源极7s和漏极7d的区域。背栅极扩散层7b用于提取衬底电势。

层间绝缘膜13(从图10A、10B省略)形成在硅衬底1的整个表面上，包括形成源极7s、漏极7d、栅电极11和背栅极扩散层7b的区域。在层间绝缘膜13中和上述源极7s上方，形成接触孔15s。在层间绝缘膜13中和漏极7d上方，形成接触孔15d。在层间绝缘膜13中和背栅极扩散层7b上方，形成接触孔15b。在层间绝缘膜13中和栅电极11上方，形成接触孔(未示出)。

梳状金属布线层17s形成在层间绝缘膜13上，该层间绝缘膜13包括在源极7s上方形成接触孔15s的区域。多个源极7s经由接触孔15s和金属布线层17s相互电连接。金属布线层17s连接到电极垫23s，该电极垫23形成在设置在驱动器晶体管形成区域附近的电极垫形成区域中的层间绝缘膜13上。

梳状金属布线层17d形成在层间绝缘膜13上，该层间绝缘膜13包括在漏极7d上方的形成接触孔15d的区域。多个漏极7d经由接触孔15d和金属布线层17d相互电连接。金属布线层17d连接到电极垫23d，该电极垫23d形成在电极垫形成区域中的层间绝缘膜13上。

金属布线层17b形成在层间绝缘膜13上，该层间绝缘膜13包括在背栅极扩散层7b上方的形成接触孔15b的区域。

金属布线层形成包括在栅电极11上方的接触孔的区域(未示出)中。多个栅电极11经由未显示的接触孔和金属布线层相互电连接。

最终保护膜19形成在层间绝缘膜13上。最终保护膜19包括设置在电极垫23s、23d上的垫开口21s、21d。

图10A-10C示出单层金属布线结构；然而，两层或更多层的多层布线近年来已经变为主流并还在持续。

驱动器晶体管的显著特征在于源极7s和漏极7d交替布置在栅电极11的两侧，如图10A-10C所示。当驱动器晶体管导通时，电流在图10C中所示的箭头指示的方向上流动。特别地，每个源极7s和漏极7d对设置在其两侧上的栅电极11起作用，且因此可以布置驱动器晶体管，使得大电流流过小区域。

此外，驱动器晶体管的另一特征在于背栅极扩散层7b沿驱动器晶体管形成区域5的外围形成，类似框架。

下文讨论背栅极扩散层7b的作用。背栅极扩散层7b布置为向p型硅衬底1提供预定电势。在此实例中，GND电势(零伏电势)施加到背栅极扩散层7b和p型硅衬底1。