[实用新型]改进的晶体管堆栈封装结构

说明书

技术领域

本实用新型涉及一种晶体管堆栈封装结构，尤其涉及一种是使该第一晶粒与第二晶粒两种不同的晶体管结构堆栈封装于一体，并使单一封装个体达到多功能的效果，且结构更加稳固、封装更加完整的改进的晶体管堆栈封装结构。

背景技术

电子封装(electronic packaging)是将已制作完成的集成电路与其它相关的电子组件，共同连接于一系统中，并维持合宜的环境，以发挥此系统设计的功能。电子封装有提供「电能的传送」、「讯号的传递」、「热的去除」与「机械承载及保护」等四种主要的功能，封装形式若依封装的材料进行区分，分为塑料封装(plastic packaging)与陶瓷封装(ceramic packaging)；若是依照印刷电路板上连接的型式区分，则可分为引脚穿过印刷电路板的插件式组件(pin-through hole device)，与引脚不穿过印刷电路板而是焊接在其表面的表面黏着组件(surfacemount device)。一般常见的塑料封装中，二边边缘引脚(peripheraltype)型式的DIP(dual in-line package)属于针插孔组件、SOP(smallout-line package)、SOJ(small out-line package J-leaded)、四边边缘引脚的QFP(quad flat package)与面型式(area type)的BGA(ballgrid array)皆属于表面黏着组件。

随着近年来电子技术的日新月异，高科技电子产品相继问世，更不断推出更人性化、功能更佳的电子产品，此类型产品共有的趋势是朝向轻、薄、短、小的设计理念，以提供更便利舒适的使用；因此，就半导体的封装领域而言，许多封装的形式均是利用立体封装的概念来设计其封装架构，以缩小整体电路体积的大小，并由于电流传导路径的缩短，更可提高电性效能，因此亦发展出多芯片模块(multi-chip module，MCM)的封装设计概念、芯片尺寸封装(chip scale package，CSP)的封装设计概念以及堆栈型多芯片封装设计概念。

现有的并排方式封装如图1所示，该基板c上接设有第一芯片a及第二芯片b，且该第一芯片a、第二芯片b与基板c间设有胶黏剂g，该第一芯片a及第二芯片b朝上端面为作用面，该第一芯片a朝上端面两侧接设有焊线e，该第一芯片a两侧的焊线e是朝下延伸与基板c电性连接，而该第二芯片b朝上端面两侧亦同样接设有焊线e，该第二芯片b的焊线e亦朝下延伸与基板c电性连接，该基板c朝上端面设有封装胶体d包覆第一芯片a与第二芯片b，该基板c朝下端面连接设有呈数组排列的若干焊球f。

前述的现有并排方式封装所形成的多芯片模块由于会因为芯片数量增加而必须相对增加芯片承载件(即承接封装芯片模块的电路板)的表面积，使得芯片模块表面积加大，相对欲装设芯片模块的电路板空间也必须减少，因此并不适合用于数量过多或表面积过大的半导体芯片封装件上，对于现代追求轻薄短小的科技设备来说，更加不合时宜，因此而有堆栈式封装。

请参照图2所示，现有的堆栈式封装该基板上是利用具绝缘效果的胶黏剂固定第二芯片，该第二芯片上亦利用胶黏剂固定叠置第一芯片，该第二芯片的表面积是大于第一芯片，且该第二芯片未受第一芯片覆盖的外侧接设有焊线，该第二芯片的焊线朝外侧延伸与基板电性连接，该第一芯片外侧亦设有焊线朝外侧延伸与基板电性连接，该基板朝上端面设有封装胶体包覆第一芯片及第二芯片，该基板朝下端面设有若干焊球；

然而，此种现有装置虽可于基板上堆栈设置芯片，但位于上层第一芯片所需与基板连接的焊线距离受限于第二芯片高度，而需拉长，相对造成结构容易断裂，导致生产的不良率提升；又，此种现有堆栈式封装第一芯片需大于第二芯片，使得第一芯片受限于底层第二芯片表面积大小，造成生产的困扰，不便于封装各式芯片；再者，此种现有结构是将芯片直接堆栈，芯片间仅以胶黏剂绝缘，根本无法进行散热，使得热度容易累积，使用年限缩短；况且，不论现有并列式封装或堆栈式封装皆仅利用单一基板，所提供的电位也相同，因此所能封装的芯片仅能限于单一种类，根本无法达到不同类型芯片封装的功效；

针对上述现有封装结构所存在的问题，如何开发一种结构更稳固，使用效果更佳的创新结构，是消费者所殷切企盼，亦是相关业者须努力研发突破的目标及方向；

实用新型内容