[实用新型]锁相环路全频多模分频器

说明书

【技术领域】

本实用新型涉及一种分频器结构。

【背景技术】

现有多模分频器通常使用双模分频器，如N/N+1(N为2的n次方项，n为正整数)双模分频器，再用2个计数器：A计数器和M计数器(M＞A)记数换模，先记数A个N+1，再记数M-A个N，得到分频数为MN+A，此类双模分频器结构简单，容易实现。但对于计数器通常需要较多逻辑门实现，在芯片中占用较大面积，功耗较大；且对于整数分频不易全面覆盖范围，分频数不易1～X任意选取，并且换模时容易产生毛刺(spur)，直接影响PLL环路性能。

【发明内容】

本实用新型的主要目的是：提供一种结构简单、成本低、分频能力强的锁相环路全频多模分频器。

为实现上述目的，本实用新型提出一种锁相环路全频多模分频器，包括若干2/3分频核心单元，一一串联；所述2/3分频核心单元包括双模分频器、分频范围扩展逻辑电路；所述分频范围扩展逻辑电路连接于所述双模分频器输出端与分频控制端之间，且具有多个用于编码的输入端。

上述的锁相环路全频多模分频器，所述分频范围扩展逻辑电路包括一二选一门，该二选一门的一输入端用于连接前级二选一门的输出端，另一输入端连接于本级双模分频器的输出端。较优选的实施方案是，所述分频范围扩展逻辑电路包括二选一门、第一或门、第二或门、与门、反相器、与非门；所述二选一门一输入端连接所述双模分频器的输出端，其控制端与第一或门一输入端共接；所述第二或门一输入端与所述双模分频器的输出端连接；所述第一、第二或门的输出端分别连接所述与门输入端，所述与门输出端连接反相器输入端，所述反相器输出端连接所述与非门一输入端，所述与非门输出端连接所述双模分频器分频控制端。

或所述分频范围扩展逻辑电路包括或门、反相器、与非门；所述或门一输入端与所述双模分频器的输出端连接，另一输入端与其输出端相接；所述或门的输出端与所述反相器输入端相连接，所述反相器输出端与所述与非门一输入端相连接；所述与非门输出端与所述双模分频器分频控制端相连接。

上述的锁相环路全频多模分频器，所述双模分频器包括第一D触发器、第二D触发器、与非门、与门，所述第一D触发器Q端与所述与门一输入端连接，所述第二D触发器Q端与所述与门另一输入端连接,所述与门输出端与所述第二D触发器D端连接，所述第二D触发器Q端与所述与非门一输入端连接，所述与非门输出端与所述第一D触发器D端连接。所述第一D触发器、第二D触发器为主从触发器。

本实用新型的多模分频器属于异步分频器，可以解决全频道从1～X(X为任意正整数)的分频，并且结构简单，所需门电路少，静态功耗低，可以采用各种逻辑门方式实现，占用芯片面积更小。另外，其调模方式非常简单，只要把所需分频数换算成二进制数，分频数就是二进制数换算成的相应的十进制数，加到分频器控制位上即可得到相应的结果。

本实用新型分频器适用于各种半导体工艺，易于实现。

本实用新型的分频器，还可以根据具体系统要求，简化电路，缩减分频范围，最小可以把范围缩减在2ⁿ～2ⁿ⁺¹-1(n为位数)。

【附图说明】

图1是本实用新型的多模分频器在环路中应用示意图；

图2是实施例一2/3分频的双模分频器结构示意图；

图3是实施例一普通主从D触发器结构示意图；

图4是实施例一的2/3分频核心单元结构示意图；

图5是实施例一的多模分频器结构示意图；

图6是图5的多模分频器分频逻辑结构示意图；

图7是实施例二的2/3分频核心单元结构示意图。

【具体实施方式】

下面通过具体实施例结合附图对本实用新型作进一步详细的描述。

实施例一：