[实用新型]锁相环路全频多模分频器

权利要求书

1.一种锁相环路全频多模分频器，其特征是：包括若干2/3分频核心单元，一串联；所述2/3分频核心单元包括双模分频器、分频范围扩展逻辑电路；所述分频范围扩展逻辑电路连接于所述双模分频器输出端与分频控制端之间，且具有多个用于编码的输入端。

2.如权利要求1所述的锁相环路全频多模分频器，其特征是：所述分频范围扩展逻辑电路包括一二选一门，该二选一门的一输入端用于连接前级二选一门的输出端，另一输入端连接于本级双模分频器的输出端。

3.如权利要求2所述的锁相环路全频多模分频器，其特征是：所述分频范围扩展逻辑电路包括二选一门、第一或门、第二或门、与门、反相器、与非门；所述二选一门一输入端连接所述双模分频器的输出端，其控制端与第一或门一输入端共接；所述第二或门一输入端与所述双模分频器的输出端连接；所述第一、第二或门的输出端分别连接所述与门输入端，所述与门输出端连接反相器输入端，所述反相器输出端连接所述与非门一输入端，所述与非门输出端连接所述双模分频器分频控制端。

4.如权利要求1所述的锁相环路全频多模分频器，其特征是：所述分频范围扩展逻辑电路包括或门、反相器、与非门；所述或门一输入端与所述双模分频器的输出端连接，另一输入端与其输出端相接；所述或门的输出端与所述反相器输入端相连接，所述反相器输出端与所述与非门一输入端相连接；所述与非门输出端与所述双模分频器分频控制端相连接。

5.如权利要求1-4中任一项所述的锁相环路全频多模分频器，其特征是：所述双模分频器包括第一D触发器、第二D触发器、与非门、与门，所述第一D触发器Q端与所述与门一输入端连接，所述第二D触发器Q端与所述与门另一输入端连接，所述与门输出端与所述第二D触发器D端连接，所述第二D触发器Q端与所述与非门一输入端连接，所述与非门输出端与所述第一D触发器D端连接。

6.如权利要求3所述的锁相环路全频多模分频器，其特征是：所述第一D触发器、第二D触发器为主从触发器。