[实用新型]无损伤异步数据准同步传输装置

权利要求书

1.一种无损伤异步数据准同步传输装置，发端由异步接收器(2)、缓存器(3)、同步发送器(4)、同步复接器(5)组成，收端由同步分接器(9)、异步发送器(10)、缓存器(11)、同步接收器(12)组成，还包括电源(13)，其特征在于：收端还包括读控制逻辑模块(6)、缓存器(7)、写控制逻辑模块(8)，其中发端异步接收器(2)的输入端口1连接外部的异步数据发送装置，异步接收器(2)的输出端口2依次串接缓存器(3)、同步发送器(4)、同步复接器(5)后与输出端口A连接；同步复接器(5)的输出端口3分别与同步发送器(4)输入端口3、缓存器(3)的输入端口4并接，同步复接器(5)的输出端口4分别与缓存器(3)的输入端口3、异步接收器(2)的输入端口3并接；收端输入端口B与同步分接器(9)的输入端口2连接，同步分接器(9)的输出端口1依次串接写控制逻辑模块(8)、缓存器(7)、读控制逻辑模块(6)、同步接收器(12)、缓存器(11)、异步发送器(10)后与外部的异步数据接收装置连接；同步分接器(9)的时钟输出端口3分别与写控制逻辑模块(8)的时钟输入端口3、缓存器(7)的时钟输入端口4并接，同步分接器(9)的时钟输出端口4分别与读控制逻辑模块(6)的时钟输入端口3和缓存器(7)的时钟输入端口3并接，同步分接器(9)的时钟输出端口5分别与同步接收器(12)的时钟输入端口3和缓存器(11)的时钟输入端口4并接，同步分接器(9)的时钟输出端口6分别与异步发送器(10)的时钟输入端口3和缓存器口(11)的时钟输入端3并接；电源(13)的+V电源端分别与各模块电源端口连接。

2.根据权利要求1所述的无损伤异步数据准同步传输装置，其特征在于：收端读控制逻辑模块(6)由读地址生成器(32)、分频器(33)、空块产生器(35)、移位寄存器(36)、本地时钟源(37)组成，缓存器(7)由RAM缓存器(31)和缓存状态识别器(34)组成，写控制逻辑模块(8)由移位寄存器(27)、分频器(28)、空块识别器(29)、写地址生成器(30)组成；其中，同步分接器(9)的出端1、3脚分别与移位寄存器(27)的入端1、2脚连接、出端3脚还与分频器(28)的入端1并接、出端5脚分别与分频器(28)的入端3脚、写地址生成器(30)的入端1脚并接；移位寄存器(27)的出端3脚分别与空块识别器(29)的入端2脚、缓存器(31)的入端7脚并接；空块识别器(29)的出端1脚与写地址生成器(30)的入端6脚连接；写地址生成器(30)的出端2、3、4脚分别与缓存器(31)的入端1、2、3脚连接、出端4脚与缓存状态识别器34的入端1脚并接、入端5脚与分频器28的出端2脚连接、入端7脚与缓存状态识别器34的出端2脚连接；缓存器(31)的出端4、5、6脚分别与读地址生成器(32)的入端2、3、4脚连接、入端6脚与缓存状态识别器34的入端1脚并接、出端8脚与移位寄存器(36)的入端3脚连接；本地时钟源(37)的出端1脚与分频器(33)的入端1脚连接；分频器(33)的出端2脚分别与读地址生成器(32)的入端1脚、空块产生器(35)的入端3脚、移位寄存器(36)的入端4脚并接；缓存状态识别器(34)的出端4脚分别与读地址生成器(32)入端5脚、空块产生器(35)的入端2脚、移位寄存器(36)的入端2脚并接；空块产生器(35)的出端1脚与移位寄存器(36)的入端5脚连接；移位寄存器(36)的出端1脚与(12)的入端1脚连接；移位寄存器(27)、分频器(28)、空块识别器(29)、写地址生成器(30)、RAM缓存器(31)、读地址生成器(32)、分频器(33)、缓存状态识别器(34)、空块产生器(35)、移位寄存器(36)、本地时钟源(37)各入端20脚与电源(13)的出端+V电压端并接、各入端21脚与地端并接。