[实用新型]功率型分离器件金属氧化物半导体场效应晶体管

说明书

技术领域

本发明涉及半导体技术，具体地说是一种功率型分离器件金属氧化物半导体场效应晶体管(MOSFET)。

背景技术

在现有技术中，功率型分离器件金属氧化物半导体场效应晶体管MOSFET由带有阻障层的雪崩耐能单元和复合围在雪崩耐能单元上面的边界区域及填充在边界区域中部和上面并与雪崩耐能单元导通的金属材料接触窗口(5)构成，雪崩耐能单元下面复合有衬底，边界区域由隔离层(1-1)与氧化扩散层(22)之间设置的复合半导体材料层(2)组成。边界区域结构(参见图1-1)，一般为：隔离层1-1(采用硼磷硅玻璃(BPSG))与氧化扩散层3(FOX)之间设复合半导体材料层2(POLY)，复合半导体材料层(2)内端与氧化扩散层内端取齐，复合半导体材料层外端与隔离层(1-1)及氧化扩散层(22)的右端取齐。不足之处在于：现行结构对崩溃电压的提升没有多大的变化，即使更换外延片(EPI)材料，也只能达到60V。如果用于高于100V的电压，就容易在复合半导体材料层(2)外端产生尖端放电，破坏功率型分离器件MOSFET。另外，MOSFET器件的结构，在应用上有时会遇到特殊场合，例如在高电压逆接状况下还须流过特定电流，此时Avalanche(雪崩耐能)就需要考虑。MOSFET通道是垂直型，所以在邻近的两个N+通道之间的宽度多一阻障层(Heavy Body)。阻障层宽度会影响雪崩耐能的能力，宽度越宽则能力越强。目前雪崩耐能单元结构中阻障层的一边宽度只有2.5um，与N+通道宽度相同，整体呈正方形，雪崩耐能能力为300mw。参考图2-1，已有的功率型分离器件MOSFET不足在于未考虑到实际应用所需的雪崩耐能的能力，一味的追寻小尺寸，低成本而造成应用上容易烧毁。总之目前功率型分离器件MOSFET的边界区域崩溃电压提升效果及雪崩耐能单元的雪崩耐能能力不够理想。

实用新型内容

本发明就是要解决已有的功率型分离器件金属氧化物半导体场效应晶体管MOSFET边界区域崩溃电压低，使得整个器件耐电压能力比较低的技术问题，提供一种能提升崩溃电压、同时提高雪崩耐能能力的高电压高电流的功率型分离器件金属氧化物半导体场效应晶体管MOSFET。

为了解决已有上述技术问题，本发明高电压高电流的功率型分离器件金属氧化物半导体场效应晶体管MOSFET(参见附图2-1)所采用的技术方案是包括：由带有阻障层的雪崩耐能单元和复合围在雪崩耐能单元上面的边界区域及填充在边界区域中部和上面并与雪崩耐能单元导通的金属材料接触窗口(5)构成，雪崩耐能单元下面复合有衬底，边界区域由隔离层(1-1)与氧化扩散层(22)之间设置的复合半导体材料层(2)组成，其特征在于：氧化扩散层(22)外端下面与活化区(4)相邻接；活化区(4)(增加活化区的作用：增加电子流通率)与N⁺通道外端对接，从而增加高电流的承载能力；复合半导体材料层(2)外端和氧化扩散层外端向内错，且在复合半导体材料层(2)和氧化扩散层相错的外端加设包敷隔离层(1-2)。这样氧化扩散层(22)和复合半导体材料层(2)外端向内缩进并在他们外端加设包敷隔离层(1-2)，就有效地防止氧化扩散层(22)和复合半导体材料层(2)外端外露放电，特别是也可以防止了尖端放电，这就有效可以提高器件的耐高压能力。特别是还在氧化扩散层(22)水平方向上包敷隔离层外加设底隔离层(1-3)，就更能防止放电，从而提高器件的耐高压能力。一般为了提高电压的同时也提高电流的能力，可以加宽金属材料接触窗口(5)及N+通道宽度。如果在纵横两个方向都加宽，则在纵横两个方向，复合半导体材料层(2)外端和氧化扩散层外端向内缩并加设包敷隔离层(1-2)。如果只在纵横的其中个方向都加宽，则在这个方向的复合半导体材料层(2)外端和氧化扩散层外端向内缩并加设包敷隔离层(1-2)。当然最好还在这些方向上外端加设底隔离层(1-3)。本发明的功率型分离器件金属氧化物半导体场效应晶体管，最好是复合半导体材料层(2)外端短于氧化扩散层外端，形成阶梯状态，再在它们的阶梯外端加设包敷隔离层(1-2)，更能有效防止尖端放电，提高耐压能力。

为了进一步提高了雪崩耐能能力，本发明的功率型分离器件金属氧化物半导体场效应晶体管，所述雪崩耐能单元结构中阻障层整体呈长方形，其长边水平向设置在N⁺通道之间，阻障层长的一边的长度大于N+通道宽度。最好是与氧化扩散层(22)一端相邻的活化区(4)位于底隔离层(1-3)及包敷隔离层(1-2)的下方。所述接触窗口(5)位于电子流的路径上，与源极同材料。

本发明与已有技术相比具有如下的有益效果：