[发明专利]在半导体器件中形成接触的方法

说明书

相关申请

本发明要求2007年8月31日提交的韩国专利申请2007-0088146的优先权，将其全部内容通过引用并入本文。

技术领域

本发明涉及一种制造半导体器件的方法，更具体涉及一种在半导体器件中形成接触的方法。

背景技术

诸如动态随机存取存储(DRAM)器件的半导体器件包含多层金属线。因此，要求用于形成接触的工艺连接上金属线与下金属线。

近年来，随着半导体器件高度集成，增加了接触的纵横比(aspectratio)。因此，在形成接触的工艺期间发生各种问题。这些问题将参照图1A到1C更详细地说明。

参照图1A，包含位线导电层11A和位线硬掩模层11B的位线11形成在包含特定下部结构的衬底(没有显示)的上方。

接着，在包含位线11的所得结构上方形成第一绝缘层12。蚀刻停止层13与第二绝缘层14形成在第一绝缘层12上方。第二绝缘层14形成具有足够厚度，以覆盖在半导体存储元件中的单元区域内所形成的电容器(没有显示)。

在第二绝缘层14上方形成用于接触孔工艺的硬掩模层15之后，在硬掩模层15上方形成具有开口以暴露出目标接触孔区域的光刻胶图案17。抗反射层16可被插入光刻胶图案17下方，以防止在曝光工艺期间的反射。

参照图1B，使用光刻胶图案17作为蚀刻掩模，蚀刻硬掩模层15以形成硬掩模图案15A。在蚀刻工艺期间，光刻胶图案17会有一定程度的损失。

参照图1C，使用硬掩模图案15A作为蚀刻阻挡层，蚀刻第二绝缘层14、蚀刻停止层13、第一绝缘层12以及位线硬掩模层11B，以形成暴露出位线导电层11A的接触孔18。接着，移除硬掩模图案15A。其后，通过将导电层填入接触孔18中形成接触(没有显示)，并在第二绝缘层14上方形成上金属线(没有显示)，用以连接所述接触。

然而，当缩小设计规则时，光刻胶图案17的显影检视临界尺寸(DICD)明显减小，例如，在约40nm以下，这在形成接触孔的工艺期间造成下述问题。

首先，光刻胶图案17的厚度也随着DICD减小而实质减小，并因而甚至难以使用光刻胶图案17蚀刻硬掩模层15。

当光刻胶图案17的DICD减小时，单元区域中的电容器的高度增加以确保所需的电容。因此，第二绝缘层14的高度也增加以覆盖电容器。这意味着接触孔18的顶部的临界尺寸(CD)减小，同时所述孔具有增加的深度。即增加接触孔18的深宽比。然而，在使用典型干蚀刻设备的情况下，接触孔18的CD随着自顶部至底部的延伸而减小。因此，由于接触孔18深宽比的增加而可能发生用于形成接触孔18的接触打开的失败(参照图1C中虚线)。

为克服上述问题，可考虑增加光刻胶图案17的DICD，由此增加光刻胶图案17的厚度并确保接触开口裕度。然而，光刻胶图案17的DICD增加以及后续接触孔18的顶部的CD增加会导致接触与相邻金属线之间的桥接(bridge)问题。因为字线与金属线具有相同节距，因此该问题在字线捆扎结构(strapping structure)中更频繁的发生，其中所述字线捆扎结构用以将字线直接连接金属线，以减少外围电路区域中的子字线(sub-word line)区域。

发明内容

本发明涉及提供一种在半导体器件中形成接触的方法。

根据本发明的一方面，提供一种制造半导体器件的方法。该方法包括:提供衬底；在衬底上方形成绝缘层；在绝缘层上方形成用于接触孔的光刻胶图案，其中光刻胶图案包含具有大于所需接触临界尺寸(CD)的CD的开口；使用光刻胶图案，通过选择性蚀刻绝缘层形成接触孔；以及在接触孔的侧壁上形成隔离物，直到其侧壁被隔离物覆盖的接触孔的CD减少至所需的接触CD。

附图说明

图1A到1C是在半导体器件中形成接触的传统方法的横截面图。

图2A到2D是根据本发明的的一个实施方案在半导体器件中形成接触的方法的横截面图。

具体实施方式

图2A到2D是横截面图，用以说明根据本发明的一个实施方案在半导体器件中形成接触的方法。

参照图2A，在包含特定下部结构的衬底(没有显示)上方形成包含位线导电层21A和位线硬掩模层21B的位线21。

接着，在包含位线21的所得结构上方形成第一绝缘层22。蚀刻停止层23和第二绝缘层24形成在第一绝缘层22上方。第二绝缘层24形成为具有足够的厚度，以覆盖在半导体器件的单元区域中所形成的电容器(没有显示)。