[发明专利]对由图案分成的特征进行基于模式的OPC的方法和设备

说明书

相关申请

本申请要求在2006年9月13日提出的美国临时申请No.60/844,074的优先权，其全部内容合并在此作为参考。

技术领域

本发明主要涉及对掩模设计进行光学邻近校正(OPC，opticalproximity correction)，并且更特别地，涉及对已经分解成多个图案的掩模设计执行OPC的方法，其中将利用多个曝光工艺(也称为双图案化(double-patterning，DPT))使掩模成像。

背景技术

例如，在集成电路(ICs)的制造中，可使用光刻设备。在这样情况下，掩模可包含与IC的单个层相对应的电路图案，并且可在衬底(硅晶片)上的目标部分(例如，包含一个或多个管芯)上使这个图案成像，其中该衬底已经涂敷有辐射敏感材料(抗蚀剂)层。通常，单个晶片包括通过投影系统一次一个地连续被照射的邻近目标部分的整个网络。在一种类型的光刻投影设备中，通过一次性地将整个掩模图案曝光到目标部分上来照射每个目标部分。通常这样的设备称为晶片步进器(wafer stepper)。在通常称为步进-扫描设备(step-and-scan apparatus)的可选设备中，通过在投影束下沿给定参考方向(“扫描”方向)逐渐地扫描掩模图案来照射每个目标部分，同时沿与这个方向平行或反平行的方向同步扫描衬底台。通常，由于投影系统具有放大因数M(通常＜1)，因此扫描衬底台的速度V是扫描掩模台的速度的M倍因数。关于在此描述的光刻装置的更多信息例如可以从US6,046,792获取，该专利被合并在此作为参考。

在使用光刻投影设备的制造工艺中，在至少部分地被辐射敏感材料(抗蚀剂)层覆盖的衬底上使掩模图案成像。在这个成像步骤之前，衬底可能经历各种步骤，例如涂底、抗蚀剂涂敷和软烘烤。在曝光后，衬底经历其他步骤，例如曝光后烘烤(PEB)、显影、硬烘烤和成像特征的测量/检查。这一系列步骤用做使器件(例如，IC)的单个层图案化的基础。然后，该图案化的层经受各种步骤，例如刻蚀、离子注入(掺杂)、金属化、氧化、化学机械抛光等等，所有这些步骤旨在完成单个层。如果需要几个层，则针对每个新的层将需要重复整个过程或其变形方式。最后，器件阵列将出现在衬底(晶片)上。然后，通过诸如划片或锯割等技术使这些器件彼此分离开，由此分立的器件就可以安装在承载体上，连接到管脚上，等等。

为了简单起见，投影系统在下文中被称为“透镜”；然而，这个术语应该被广义地解释为包含各种类型的投影系统，例如包括折射光学装置、反射光学装置和反折射光学系统。辐射系统也可以包括根据用于引导、成形或控制投影辐射束的任意设计类型进行操作的元件，并且下面将这样的元件共同或单独地称为“透镜”。进一步，光刻设备可以是具有两个或更多衬底台(和/或两个或更多掩模台)的类型。在这样的“多个台”装置中，可平行使用附加台，或当使用一个或多个其他台曝光时，可在一个或多个台上实施准备步骤。对双台光刻设备进行的说明例如在US5969441中公开，在此并入作为参考。

上面提到的光刻掩模包括与将要集成在硅晶片上的电路元件相对应的几何图案。利用CAD(计算机辅助设计)程序，形成用于产生这种掩模的图案，这个工艺往往称为EDA(电子设计自动化)。为生成功能掩模，大部分CAD程序遵循一组预定设计规则。通过工艺和设计限制来设定这些规则。例如，设计规则限定电路器件(例如门、电容器等等)或互连导线间的间隔公差，以保证电路器件或导线不会以不希望的方式相互影响。典型地，设计规则限制称为“临界尺寸”(critical dimensions，CD)。电路的临界尺寸可定义为线或孔的最小宽度，或是两个线或两个孔间的最小间隔。因而，CD确定所设计电路的总体大小和密度。

当然，集成电路制造中的目标之一是在晶片上(通过掩模)忠实地复制原始电路设计。当前受到关注的一种技术是双图案化或DPT。总的来说，双图案化是涉及将密集电路图案分裂(也就是，分割或分离)为两个单独的、密度较低的图案的曝光方法。然后，利用两个单独的掩模(其中一个掩模被用于成像一个密度较低的图案，而另一个掩模被用于成像另一个密度较低的图案)，将简单化的图案分别印制在目标晶片上。进一步，在第一图案的线之间印制第二图案，使得成像的晶片的特征间距例如是两个掩模中任意一个掩模上所具有的特征间距的一半。这个技术有效地降低了光刻工艺的复杂性，提高了可得到的分辨率，并且使得能够比用其他方法印制更小的特征。