[发明专利]形成半导体器件的接触孔的方法

说明书

相关申请的交叉引用

本发明要求2007年2月15日提交的韩国专利申请10-2007-15909的优先权，其全部内容通过引用并入本文。

技术领域

本发明涉及制造半导体器件的接触孔的方法，更具体涉及形成具有微图案尺寸的接触孔的方法。

背景技术

通常，半导体器件由许多单元元件组成。由于半导体器件高度集成，因此半导体元件必须以高密度形成在预定单元区域上。由此，单元元件例如晶体管或电容器的尺寸逐渐减小。具体地，在半导体存储器件例如动态随机存取存储器(DRAM)中，随着设计规则减小，形成在单元内的半导体元件的尺寸减小。近年来，半导体DRAM器件的最小线宽是0.1μm或更小，并且甚至要求60nm或更小。因此，在构成单元的半导体元件的制造方法中存在许多困难。

在线宽60nm或更小的半导体器件中，如果使用波长193nm的ArF曝光光源实施光刻工艺，那么在现在的蚀刻工艺的概念(精确图案、垂直蚀刻剖面等的形成)中，必需附加要求例如防止在蚀刻期间发生的光刻胶的变形。因此，一旦制造60nm或更小的半导体器件，重要的主题是开发用于满足现有的要求和新的要求的工艺条件，例如在蚀刻的同时预防图案变形。

形成超过曝光设备极限分辨率的100nm或更小的微接触孔的常规方法包括如下方法：形成用于接触孔的光刻胶图案然后加热该图案到超过光刻胶材料的玻璃化转变温度，以通过流动形成尺寸小于原始图案尺寸的接触孔图案的方法，使用化学收缩辅助的抗蚀剂增强光刻(RELACS)材料的工艺减小接触孔尺寸的方法等。

除上述方法之外，需要形成超过曝光设备的极限分辨率的微接触孔的方法。

发明内容

本发明涉及使用具有曝光设备分辨率或更小的节距的掩模形成接触孔的方法。在用于形成半导体器件的接触孔的硬掩模形成过程时，利用光刻胶图案使用曝光工艺形成第一图案。利用非晶碳层在第一图案的侧壁上形成具有预定厚度的隔离物。随后，填隙包括所述隔离物的第一图案之间的空间以形成第二图案。

在本发明的一个方面中，一种形成半导体器件的接触孔的方法包括：在半导体衬底上形成层间绝缘膜、硬掩模膜、和蚀刻停止层，在蚀刻停止层上形成第一图案，和在第一图案的侧壁上形成隔离物。所述方法还包括在所述隔离物之间用绝缘膜填隙(gap fill)，由此形成第二图案并除去接触孔区域的隔离物。通过利用第一和第二图案以及隔离物蚀刻工艺形成接触孔，半导体衬底通过该接触孔暴露。

第二图案的形成包括：在包含隔离物的整个表面上形成绝缘膜，在包括将形成后续接触孔的区域在位线方向蚀刻绝缘膜，从而除去形成在隔离物上的绝缘膜，和形成通过除去隔离物保留的作为第二图案的绝缘膜。

接触孔的形成包括：通过利用第一和第二图案的蚀刻工艺来蚀刻蚀刻停止层和硬掩模膜，由此形成硬掩模图案，和通过利用硬掩模图案的蚀刻工艺来蚀刻层间绝缘膜，由此形成接触孔。

通过沉积与蚀刻的循环利用非晶碳层形成隔离物，其中在腔室内重复实施所述沉积和蚀刻工艺。利用湿蚀刻工艺实施绝缘膜蚀刻过程。利用SOG层形成绝缘膜。使用PE氮化物膜形成蚀刻停止层。

在所述方法的一个方面中，通过调节隔离物的厚度控制第一图案和第二图案之间的距离。所述方法还包括在填隙绝缘膜之后通过在蚀刻绝缘膜之前进行固化过程以硬化绝缘膜。固化过程可以在150～250摄氏度的温度范围中进行以防止破坏隔离物。

附图说明

图1A～图7是用于说明根据本发明一个实施方案的形成接触孔方法的器件的截面图。

具体实施方式

将参考附图描述根据本发明的示例性实施方案。

图1A～图7是用于说明根据本发明一个实施方案形成半导体器件接触孔方法的该半导体器件的截面图和平面图。

参考图1A和1B，在半导体衬底100上形成预定图案的栅极101。在该栅极的侧壁上形成绝缘膜102。在包括栅极101的整个表面上形成层间绝缘膜103。在层间绝缘膜103上形成目标蚀刻层104。可以利用非晶碳层形成目标蚀刻层104。在包括目标蚀刻层104的整个表面上顺序形成蚀刻停止层105和多晶硅膜106。蚀刻停止层105可以使用PE氮化物膜形成。在包括多晶硅膜106的整个表面上形成底部抗反射涂(BARC)层107。在BARC层107上涂敷光刻胶之后，形成光刻胶图案108。

参考图2A和2B，通过利用图案化的光刻胶图案108作为掩模的蚀刻工艺来蚀刻多晶硅膜106。暴露蚀刻停止层105，从而形成第一图案106。然后使用剥离工艺除去光刻胶图案108。