[发明专利]薄膜晶体管阵列基板及其制造方法

说明书

本申请要求享有2006年12月29日提交的韩国专利申请No.2006-138541的权益，在此引入其全部内容作为参考。

技术领域

本发明涉及一种液晶显示器件(LCD)，更具体地，涉及一种薄膜晶体管(TFT)阵列基板及其制造方法，其能够减小曝光掩模的使用次数从而减少工艺时间和工艺成本并且过度蚀刻光刻胶图案之下的钝化薄膜从而易于执行光刻胶图案的剥离工艺。

背景技术

液晶显示器件具有高对比率，适合分层显示或运动图像显示，并且具有低功率损耗。为此，液晶显示器在平面显示器件中的相对重要性提高。

在这样的液晶显示器件中，在基板上形成诸如驱动器件或线路的各种图案用于执行操作。用于形成图案的一个常用技术是光刻。

光刻包括一系列的复杂工艺用于将光刻胶、一和在紫外线下曝光的材料，施加到将形成图案的基板上的薄膜层上，通过曝光形成于光刻胶上曝光掩模的图案显影光刻胶、使用构图的光刻胶作为掩模蚀刻薄膜层并且剥离该光刻胶。

在用于液晶显示器件的传统薄膜晶体管(TFT)阵列基板中，通常使用五到七个掩模技术在基板上形成栅线层、栅绝缘薄膜、半导体层、数据线层、钝化薄膜以及像素电极。随着使用掩模进行光刻的使用次数的增加，工艺出错的概率也增加。

为了解决以上提到的问题，已经展开了用于最小化光刻工艺次数来增加生产率以及保护工艺余量(process margin)的低掩模技术的研究。

在下文中，可以参照附图描述制造传统TFT阵列基板的方法。

图1A到1E示出了传统TFT阵列基板的制造工艺的截面图。

如图1A所示，在基板11上沉积诸如铜(Cu)、铝(Al)、铝合金(AlNd)、钼(Mo)或铬(Cr)的低阻抗金属材料从而形成用于液晶显示器件的传统TFT阵列基板。随后，使用第一掩模通过光刻工艺和蚀刻工艺在沉积的金属材料上形成多条栅线(未示出)、栅极12a以及栅极焊盘22。

如下执行光刻工艺以及蚀刻工艺。

在高温下，具有高的热阻抗的透明玻璃基板11上沉积低阻抗金属材料。光刻胶施加到沉积的金属材料上。具有图案层的第一掩模放置在光刻胶之上，并且选择性地将光照射该光刻胶上。从而，在光刻胶上形成与第一掩模相同的图案。

随后，使用显影方法将光照射到的光刻胶移除，从而对该光刻胶构图。通过构图的光刻胶选有选择地蚀刻曝光的金属材料，从而得到所需的图案。

随后，如图1B所示，在高温下，诸如氮化硅(SiNx)或氧化硅(SiOx)的无机材料沉积在包括栅极12a的基板11的前表面，从而形成栅绝缘薄膜13。

随后，非晶硅沉积在栅绝缘薄膜13上，以及使用第二掩模通过光刻工艺对非晶硅构图，从而在栅绝缘薄膜13上形成岛型的半导体层14，从而半导体14与栅极12a重叠。

随后，如图1C所示，诸如铜(Cu)、铝(Al)、铝合金(AlNd)、钼(Mo)或铬(Cr)的低阻抗金属材料沉积在包括半导体层14的基板11的前表面上，然后使用第三掩模通过光刻工艺在沉积的金属材料上形成数据线层。

数据线层包括与栅线交叉的数据线(未示出)用于定义单位像素区、与半导体层14的边缘重叠的源极15a、漏极15b以及位于焊盘区(pad region)的数据焊盘25。

如上所述沉积栅极12a、栅极绝缘薄膜13、半导体层14、源极15a以及漏极15b，组成薄膜晶体管控制施加到单位像素的电压的开/关。

随后，如图1D所示，诸如苯并环丁烯(BCB)的有机绝缘材料或诸如氮化硅(SiNx)的无机绝缘材料沉积在包括漏极15b的基板11的前表面来形成钝化薄膜16。使用第四掩模通过光刻工艺将部分钝化薄膜16移走，从而形成通过其曝光漏极15b的接触孔71，通过其曝光栅极焊盘22的第一焊盘开口区81a，以及通过其曝光数据焊盘25的第二焊盘开口区81b。

随后，如图1E所示，诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电材料沉积在包括钝化薄膜16的基板11的前表面上，并且在像素区形成像素电极17，使用第五掩模，通过光刻工艺，像素电极17电连接到漏极15b，从而完成TFT阵列基板。同时，形成透明传导层27用来覆盖第一和第二焊盘开口区81a和81b以防止栅极焊盘22和数据焊盘25氧化。