[发明专利]用于交叉点存储器的薄膜晶体管及其制造方法

说明书

技术领域

实施例涉及用于交叉点存储器的薄膜晶体管。另一实施例涉及用于交叉点存储器的用作选择晶体管的氧化锌(ZnO)薄膜晶体管以及该ZnO薄膜晶体管的制造方法。

背景技术

正如高密度存储器近来的发展，单元结构(即单胞结构)已经发展为三维结构。由于已经达到对于NAND闪存的物理平面缩放比例限制，所以加大了关于制造三维高密度存储器的方法的研究。

近来，已经积极的研究高密度存储器(即具有交叉点存储器阵列结构的存储器)。为了驱动高密度存储阵列，用于选择具体的单胞的选择晶体管是必要的。如现在参考图1A和1B具体说明，在堆叠结构存储阵列中传统的硅(Si)互补金属氧化物半导体(CMOS)晶体管很难用作选择晶体管。

图1A是显示传统的交叉点存储器堆叠结构的示意透视图的图表。

参考图1A，单胞包括顺序堆叠的下电极11、二极管结构12和存储节点13。可在存储节点13上形成上电极14。在传统的交叉点存储器阵列结构中，下电极11和上电极14彼此交叉。可在交叉点处形成存储节点13。该存储节点13可以由电阻材料形成。图1A所示的该结构具有1二极管-1阻抗(1D-1R)结构。

在图1 A所示的交叉点存储器阵列结构中，下电极11和/或上电极14可以与选择晶体管15连接。为了从单胞读取信息或将信息写入单胞，选择晶体管15选择具体的单胞。选择晶体管15的数量可以等于连接至单元阵列行的字线数量。

图1B是显示应用在存储阵列中的传统选择晶体管堆叠结构的截面图的图表。

参考图1B，在硅衬底101中可以形成源极102a和漏极102b。在源极102a和漏极102b之间可以形成栅极结构。该栅极结构包括栅极绝缘层103和栅电极层104。通过外延生长，生长连接层105a和105b来形成与图1A中所示的多层交叉点存储器阵列结构的每层对应的选择晶体管阵列可能是困难的。如果通过通孔将下层与上层连接以制造多层选择晶体管阵列，周边电路区域会增加几倍，降低多层结构的高密度效果。

发明内容

实施例涉及用于交叉点存储器的薄膜晶体管。另一实施例涉及用于交叉点存储器的用作选择晶体管的ZnO薄膜晶体管以及该ZnO薄膜晶体管的制造方法。    

实施例涉及适合多层结构和存储器集成的用于交叉点存储器的薄膜晶体管和该薄膜晶体管的制造方法。

根据实施例，提供用于交叉点存储器的用作选择晶体管的薄膜晶体管。该薄膜晶体管可以包括衬底、形成在部分衬底上的栅极、形成在衬底和栅极上的栅极绝缘层、包括ZnO并形成在与栅极对应(或在之上)的栅极绝缘层上的沟道以及接触沟道的侧面(例如相对侧面)的源极和漏极。

沟道可由包括ZnO和选自由镓(Ga)、铟(In)、锡(Sn)、铝(Al)及其组合构成的组中的至少一种的化合物形成。该沟道可以具有20nm到200nm的厚度。

源极或漏极可由金属或导电氧化物形成。导电氧化物可由钼(Mo)、氧化铟锌(IZO或InZnO)及其组合形成。

根据实施例，提供一种用于交叉点存储器的用作选择晶体管的薄膜晶体管的制造方法。该方法可包括通过在部分衬底上沉积导电材料和图形化该沉积的导电材料而形成栅极，在衬底和栅极上沉积(或形成)栅极绝缘层，通过在该栅极绝缘层上沉积包括ZnO的沟道材料、图形化沉积的沟道材料从而在与栅极相对应的部分栅极绝缘层上形成沟道，通过在该沟道和该栅极绝缘层上沉积导电材料并图形化该导电材料从而形成接触沟道侧面(例如相对的面)的源极和漏极。

该沟道可通过使用包括ZnO和选自由Ga、In、Sn、Al及其组合构成的组中的至少一种的化合物靶的溅射而形成。

该沟道可通过使用ZnO和选自由Ga、In、Sn、Al及其组合构成的组中的至少一种作为靶共溅射而形成。

附图说明

通过结合附随的附图的以下详细描述，可以更清楚地理解本发明的实施例。图1-5表示在此描述的非限定的实施例。

图1A是显示传统交叉点存储器堆叠结构的示意透视图的图表；

图1B是显示传统选择晶体管堆叠结构的截面图的图表；

图2是显示根据实施例的用于交叉点存储器的薄膜晶体管的截面图图表；

图3A至3E是显示根据实施例的用于交叉点存储器的薄膜晶体管的制造方法的示意图图表；

图4是对于不同源-漏电压，栅极电压(Vg)与漏电流(Id)的关系曲线图，从而显示根据实施例的交叉点存储器的薄膜晶体管的性能测试结果；和

图5是根据实施例的用于交叉点存储器的薄膜晶体管的漏电压与漏电流的关系曲线图。