[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及具有MIM(Metal-Insulator-Metal)构造的电容元件的半导体装置及其制造方法。

背景技术

用下部电极以及上部电极夹持绝缘性的电容膜的构造(MIM构造)的电容元件，电阻成分小且能够实现高电容密度化，因此作为搭载于无线通信用系统LSI中的电容元件被注目。

作为MIM构造的电容元件，一般由包括Al(铝)的金属膜形成下部电极以及上部电极，但为了进一步实现电阻降低，研究了作为下部电极的材料，使用更高导电性的Cu(铜)来代替Al。

图3(a)～3(e)为以工序的顺序表示采用Cu作为下部电极材料的半导体装置的制造工序的示意剖面图。

首先，在最表面准备具有层间绝缘膜91的半导体基板。之后，通过镶嵌法在层间绝缘膜91的表层部形成由Cu构成的下部电极92。之后，如图3(a)所示，在层间绝缘膜91上依次层叠由SiN(氮化硅)构成的电容膜93以及由TiN(氮化钛)构成的金属膜94。

接下来，在金属膜94上形成抗蚀剂图案，将该抗蚀剂图案作为掩模，对金属膜94进行蚀刻。由此，如图3(b)所示，形成上部电极95。蚀刻结束后，除去上部电极95(金属膜94)上的抗蚀图案。

之后，如图3(c)所示，在电容膜93以及上部电极95上按照覆盖电容膜93以及上部电极95的方式层叠有层间绝缘膜96。接下来1，在层间绝缘膜96形成抗蚀剂图案，将该抗蚀剂图案作为掩模，对层间绝缘膜96进行蚀刻。由此，在层间绝缘膜96形成分别使电容膜93以及上部电极95部分地露出的贯通孔97、98。

之后，如图3(d)所示，将层间绝缘膜96作为掩模，通过对电容膜93进行蚀刻，在电容膜93形成用于与下部电极92接触的开口99。此时，不仅电容膜93，而且通过上部电极95的贯通孔98露出的部分也被蚀刻。

此后，通过形成经由贯通孔97以及开口99与下部电极92连接的下部电极接触插头100和经由贯通孔98与上部电极95连接的上部电极接触插头101，得到图3(e)所示的结构的半导体装置。

但是，在电容膜93形成开口99时，根据层间绝缘膜96的膜厚和蚀刻电容膜93的时间(蚀刻时间)之间的关系，存在不形成开口99，或者进入上部电极95的蚀刻而在上部电极95中开孔的可能性。

例如，在对电容膜93进行干蚀刻时，层间绝缘膜96的膜厚过大时(膜厚1000nm以上)，离子或游离基不能顺利地到达电容膜93的表面，在电容膜93不能形成开口99。

另一方面，电容膜93的膜厚过小时(膜厚900nm以下)，离子或游离基急剧地碰撞自上部电极95中的贯通孔98露出的部分。因此，将蚀刻时间设定地较长时，一边在上部电极95开孔，一边进一步进行蚀刻直到电容膜93。如果电容膜93被蚀刻，则会有在下部电极92和上部电极95(上部电极接触插头101)之间形成成为电容泄漏(capacitor leak)的原因的路径的情况。反过来，如果将蚀刻时间设定地较短时，则不能在电容膜93形成开口99，会有无法实现下部电极92和下部电极接触插头100之间的导通的可能性。

发明内容

本发明的目的在于提供一种不会产生上部电极的蚀刻，能够在电容膜可靠地形成用于与下部电极进行接触的开口的半导体装置及其制造方法。

本发明的一技术方案所涉及的半导体装置，包括：下部电极，由金属材料构成；电容膜，由绝缘材料构成，并被层叠在上述下部电极上；上部电极，由金属材料构成，以夹持上述电容膜的方式与上述下部电极对置，且在从该对置方向看的俯视图中具有比上述下部电极小的外形；和保护膜，由与上述电容膜相同的材料构成，并被层叠在上述上部电极上。

在该半导体装置中，在下部电极上层叠有电容膜，上部电极以夹持电容膜的方式与下部电极对置配置。之后，在上部电极上层叠有由与电容膜相同材料构成的保护膜。

在电容膜和保护膜上形成有层间绝缘膜等的绝缘膜时，在绝缘膜形成使电容膜以及保护膜分别部分地露出地贯通孔，经由各贯通孔对电容膜以及保护膜进行蚀刻，从而在电容膜以及保护膜分别形成用于与下部电极以及上部电极接触的开口。

由于电容膜和保护膜由相同的材料构成，因此使电容膜中的形成开口的部分形成为比保护膜中的形成开口的部分薄(减薄膜厚)，将用于电容膜以及保护膜的蚀刻的时间设定为保护膜中的开口的形成所需要且充分的时间，从而不会发生上部电极的蚀刻，而能可靠地在电容膜以及保护膜形成开口。

此外，由于在上部电极上层叠有保护膜，因此在绝缘膜上形成贯通孔时，能够防止上部电极被蚀刻。