[发明专利]多级半导体存储装置及其编程方法

说明书

技术领域

本发明的示例性实施例可涉及编程方法和半导体存储装置，更具体地讲，涉及一种对多级半导体存储器装置编程的方法和多级半导体存储装置。

背景技术

非易失性存储装置可对数据进行电擦除和编程，并且即使对其不施加电也可保持存储的数据。典型的非易失性存储装置是闪存装置。

闪存装置的每个存储单元包括具有控制栅极、浮置栅极以及源极和漏极区域的单元晶体管。通过Fowler-Nordheim(F-N)隧穿来对单元晶体管进行编程和擦除。

通过对单元晶体管的控制栅极施加地电压并对半导体基底(或体)施加比供电电压高的电压来执行擦除操作。在擦除偏置的条件下，由于浮置栅极和体之间的大的电压差，在所述浮置栅极和体之间形成强电场，结果由于F-N隧穿使浮置栅极中的电子被释放到体中。被擦除的单元晶体管的阈值电压为负值。

通过将比供电电压高的电压施加到控制栅极并将地电压施加到漏极和体来执行单元晶体管的编程操作。在编程偏置条件下，通过F-N隧穿电子被注入到单元晶体管的浮置栅极。被编程的单元晶体管的阈值电压为正值。

近来，为了进一步提高闪存装置的集成度，已经研究出能够在单个存储单元中存储多个数据的多级闪存装置。在多级闪存装置中，可在每个存储单元中存储多个比特(至少两个比特)。存储多个比特的存储单元被称为多级单元。存储单个比特的存储单元被称为单级单元。由于多级单元存储多个比特，因此多级单元具有两个或更多个阈值电压分布，并且具有分别与所述两个或更多个阈值电压分布对应的两个或更多个数据存储状态。以下，将描述在多级闪存装置的一个存储单元中存储2比特数据的示例。然而，也可在多级闪存装置的一个存储单元中存储三个或更多个比特数据。

存储2比特的多级单元可具有四个数据存储状态，即，“11”，“01”“10”和“00”。例如，“11”可表示擦除状态，“01”“10”和“00”可表示编程状态。

所述四个数据存储状态分别对应于多级单元的阈值电压分布。例如，如果多级单元的阈值电压分布分别为“VTH1-VTH2”、“VTH3-VTH4”、“VTH5-VTH6”和“VTH7-VTH8”，则数据存储状态“11”、“01”、“10”和“00”分别对应于“VTH1-VTH2”、“VTH3-VTH4”、“VTH5-VTH6”和“VTH7-VTH8”。即，如果多级单元的阈值电压对应于所述四个阈值电压分布中的一个，则“11”、“01”、“10”和“00”中的对应于阈值电压的2比特的数据被存储在多级单元中。

同时，当在多级单元中存储两个或更多个比特的数据时，通常所述两个或更多个比特的数据对于每一个比特被顺序地存储在多级单元中。在此情况下，当数据的第一比特之后的比特(例如，第二比特)被存储在多级单元中时，参照第一比特的数据存储状态确定将被写入的第二比特的数据存储状态。为了确定已被预先写入的第一比特的数据存储状态，从多级单元读取第一比特的数据存储状态。然而，如果在数据写入操作期间从存储单元读取第二比特的数据存储状态，则数据写入速度减慢。

发明内容

示例性实施例可提供一种使用三个锁存器的存储单元编程方法以及能够对存储单元编程的半导体存储装置。

在示例性实施中，一种将n比特数据编程到半导体存储装置的方法可包括：将所述数据的第(k-1)比特存储到第一锁存器，其中，k为大于2的自然数；将存储在第一锁存器中的所述数据的第(k-1)比特存储到第三锁存器；将所述数据的第k比特存储到第一锁存器；将存储在第一锁存器中的所述数据的第k-1比特存储到第二锁存器；参照存储在第三锁存器中的所述数据的第(k-1)比特的数据存储状态，将存储在第二锁存器中的所述数据的第k比特写入存储单元。

在另一示例性实施例中，一种将n比特数据编程到半导体存储装置的方法可包括：从第一锁存器输出已写入存储单元的所述数据的第一比特；将所述数据的第一比特存储到第三锁存器；将所述数据的第二比特存储到第一锁存器；从第一锁存器输出所述数据的第二比特；将所述数据的第二比特存储到第二锁存器；参照存储在第三锁存器中的所述数据的第一比特的数据存储状态，将存储在第二锁存器中的所述数据的第二比特写入存储单元。