[发明专利]存储器控制电路及其方法

说明书

技术领域

本发明是关于存储器控制，特别是关于可动态调整抗尖峰脉冲窗口的存储器控制电路及其方法。

背景技术

根据相关技术，具有存储器控制电路的电子装置的制造商通常会为电子装置提供多个操作模式，特别是为存储器控制电路提供多个操作模式。不同的操作模式需要消耗不同的电量，所以当操作模式切换时，可能会发生存储器控制电路的电压降低的情况，将导致数据选通信号(例如，源同步时钟信号(以下简称为DQS))具有很大的噪声干扰。对于这个问题，在存储器控制电路中，通常在数据选通信号的前同步信号(preamble)之前以及数据选通信号的后同步信号(postamble)之后，使用抗尖峰脉冲窗口来防止具有噪声的数据选通信号。

在电子装置的量产阶段，为了获得更好地存储器控制效率，制造商通常需要决定一个固定延迟量以延迟抗尖峰脉冲窗口信号，以便建立抗尖峰脉冲窗口。当电子装置被出售给经销商或最终的用户时，固定延迟量是不会改变的。

然而，抗尖峰脉冲窗口信号及/或DQS的状态，可能会受到噪声或内部及/或外部环境因素(例如，温度变化或以上提到的电压下降)的影响。因此，通过使用固定延迟量，电子装置，特别是存储器控制电路，无法获得更好地存储器控制效率。

发明内容

为了获得更好地存储器控制效率，本发明提供了一种存储器控制电路及其方法。

本发明提供了一种存储器控制电路，用于接收存储器的初始数据选通信号，存储器控制电路包括：置位电路、抗尖峰脉冲电路、以及决定电路。置位电路，用于设置至少三个分别具有不同的开始时间点的抗尖峰脉冲窗口。抗尖峰脉冲电路，耦接于置位电路，根据初始数据选通信号，利用至少三个抗尖峰脉冲窗口进行抗尖峰脉冲处理，以得到至少三个抗尖峰脉冲处理结果。决定电路，耦接于抗尖峰脉冲电路以及置位电路，用以决定至少三个抗尖峰脉冲窗口之间的间隔时间的最新值，至少三个抗尖峰脉冲窗口是根据至少三个抗尖峰脉冲处理结果通过该置位电路设定，用以调整至少三个抗尖峰脉冲窗口之间的间隔时间，其中，根据初始数据选通信号，抗尖峰脉冲电路利用至少三个抗尖峰脉冲窗口中的一个来产生抗尖峰脉冲处理数据选通信号以对存储器进行存取。

本发明提供了一种存储器控制方法，用以利用存储器控制电路来调整多个抗尖峰脉冲窗口，其中，存储器控制电路用以接收存储器的初始数据选通信号，且多个抗尖峰脉冲窗口为至少三个抗尖峰脉冲窗口，存储器控制方法包括：为了获得多个抗尖峰脉冲处理结果，根据初始数据选通信号利用多个抗尖峰脉冲窗口来进行抗尖峰脉冲处理，其中，抗尖峰脉冲窗口是通过延迟初始抗尖峰脉冲窗口信号来设定，且抗尖峰脉冲窗口具有不同的开始时间点；以及利用抗尖峰脉冲处理结果以动态决定延迟量，用以延迟初始抗尖峰脉冲窗口信号，其中抗尖峰脉冲窗口中的一个的开始时间点保持于初始数据选通信号之前同步信号的中间时间点。

本发明提供的存储器控制电路及其方法，通过使用抗尖峰脉冲窗口，并根据初始数据选通信号动态调整抗尖峰脉冲窗口来进行抗尖峰脉冲处理，使系统保持稳定状态，可以获得最佳的存储器控制效率，且不会受到噪声或内部及/或外部环境因素的影响。

附图说明

图1为本发明第一实施例的存储器控制电路的方框图；

图2为本发明图1所示的第一实施例的置位电路的方框图；

图3为本发明图1所示的第一实施例的抗尖峰脉冲电路的方框图；

图4为本发明图1所示的第一实施例的决定电路的方框图；

图5为本发明一实施例的图3所示的窗口滤波器中的门控时钟单元的实施示意图；

图6为本发明一实施例的动态调整抗尖峰脉冲窗口的存储器控制方法的时序图；

图7为本发明另一实施例的动态调整抗尖峰脉冲窗口的存储器控制方法的时序图。

具体实施方式

请参考图1。图1为本发明第一实施例的存储器控制电路100的方框图。在本实施例中存储器控制电路100包括置位电路(setting circuit)110，抗尖峰脉冲(deglitch)电路120，以及决定电路130。存储器控制电路100用以接收存储器(例如，双倍数据速率存储器)的初始数据选通信号，其中，本实施例中的初始数据选通信号是DQS。