[发明专利]存储器控制电路及其方法

权利要求书

1.一种存储器控制电路，用于接收存储器的初始数据选通信号，其特征在于，该存储器控制电路包括：

置位电路，用于设置分别具有不同的开始时间点的至少三个抗尖峰脉冲窗口；

抗尖峰脉冲电路，耦接于该置位电路，通过利用该至少三个抗尖峰脉冲窗口根据该初始数据选通信号进行抗尖峰脉冲处理以得到至少三个抗尖峰脉冲处理结果；以及

决定电路，耦接于该抗尖峰脉冲电路以及该置位电路，用以决定该至少三个抗尖峰脉冲窗口之间的间隔时间的最新值，该至少三个抗尖峰脉冲窗口是通过该置位电路根据该至少三个抗尖峰脉冲处理结果设定，用以调整该至少三个抗尖峰脉冲窗口之间的该间隔时间；

其中，根据该初始数据选通信号，该抗尖峰脉冲电路利用该至少三个抗尖峰脉冲窗口中的一个以产生抗尖峰脉冲处理数据选通信号用以对该存储器进行存取。

2.如权利要求1所述的存储器控制电路，其特征在于，该初始数据选通信号是源同步时钟信号。

3.如权利要求1所述的存储器控制电路，其特征在于，该置位电路包括：

多个延迟单元，用以延迟初始抗尖峰脉冲窗口信号以设定该至少三个抗尖峰脉冲窗口；

其中该间隔时间对应于该多个延迟单元中的一个的延迟量。

4.如权利要求1所述的存储器控制电路，其特征在于，该决定电路进一步根据该至少三个抗尖峰脉冲处理结果以决定该至少三个抗尖峰脉冲窗口的移位量的最新值以便调整该至少三个抗尖峰脉冲窗口的该移位量，其中，该至少三个抗尖峰脉冲窗口是通过该置位电路设定。

5.如权利要求1所述的存储器控制电路，其特征在于，该抗尖峰脉冲电路包括：

窗口滤波器，用以滤波该初始数据选通信号的跨状态噪声；以及

多个计数器，耦接于该窗口滤波器，用以分别记录对应于该至少三个抗尖峰脉冲窗口的滤波脉冲的数目，其中该多个计数器的计数值被分别用于表示该至少三个抗尖峰脉冲处理结果。

6.如权利要求5所述的存储器控制电路，其特征在于，该至少三个抗尖峰脉冲窗口包括三个抗尖峰脉冲窗口，为分别具有顺序设置的开始时间点的第一抗尖峰脉冲窗口，第二抗尖峰脉冲窗口，以及第三抗尖峰脉冲窗口；以及如果对应于该第一抗尖峰脉冲窗口的计数值与对应于该第二抗尖峰脉冲窗口的计数值不相等，且如果对应于该第二抗尖峰脉冲窗口的该计数值与对应于该第三抗尖峰脉冲窗口的计数值不相等，该决定电路调整该三个抗尖峰脉冲窗口的该间隔时间。

7.如权利要求6所述的存储器控制电路，其特征在于，如果对应于该第二抗尖峰脉冲窗口的另一计数值等于对应于该第一抗尖峰脉冲窗口以及该第三抗尖峰脉冲窗口中的一个的另一计数值，并且如果对应于该第二抗尖峰脉冲窗口的该另一计数值与对应于该第一抗尖峰脉冲窗口以及该第三抗尖峰脉冲窗口其中的另一个的另一计数值不相等，该决定电路调整该三个抗尖峰脉冲窗口的移位量。

8.如权利要求1所述的存储器控制电路，其特征在于，该至少三个抗尖峰脉冲窗口包括：分别具有顺序设置的开始时间点的第一抗尖峰脉冲窗口，第二抗尖峰脉冲窗口，以及第三抗尖峰脉冲窗口；以及该存储器控制电路，可动态将该第二抗尖峰脉冲窗口的该开始时间点保持于该初始数据选通信号的前同步信号的中间时间点。

9.如权利要求8所述的存储器控制电路，其特征在于，该存储器控制电路可动态将该第一抗尖峰脉冲窗口的该开始时间点保持于该前同步信号的开始时间点，以及进一步动态将该第三抗尖峰脉冲窗口的该开始时间点保持于该前同步信号的结束时间点。

10.如权利要求1所述的存储器控制电路，其特征在于，该存储器是双倍数据速率存储器。

11.一种存储器控制方法，用以利用存储器控制电路来调整多个抗尖峰脉冲窗口，其中，该存储器控制电路接收存储器的初始数据选通信号，且该多个抗尖峰脉冲窗口为至少三个抗尖峰脉冲窗口，该存储器控制方法包括：

为了获得多个抗尖峰脉冲处理结果，根据该初始数据选通信号利用该多个抗尖峰脉冲窗口来进行抗尖峰脉冲处理，其中，该多个抗尖峰脉冲窗口是通过延迟初始抗尖峰脉冲窗口信号来设定，且该多个抗尖峰脉冲窗口具有不同的开始时间点；以及

利用该多个抗尖峰脉冲处理结果以动态决定延迟量以延迟该初始抗尖峰脉冲窗口信号，其中该抗尖峰脉冲窗口中的一个的该开始时间点保持于该初始数据选通信号的前同步信号的中间时间点。