[发明专利]包含金属覆盖的晶圆级封装结构与制备方法

说明书

技术领域

本发明涉及半导体封装，特别是于一包含一金属覆盖的晶圆级封装，且一保护膜形成于硅晶圆背面，以改善封装热传导与切割质量，因此可改善封装效能与可靠性测试的生命周期。

背景技术

近年，芯片内电路装置趋势为以高密度制造，且半导体装置趋势为小型化。集成电路设计者致力于缩小装置并增加单元区域芯片整合度。一般来说，半导体装置需要避免湿气与机械性损害。半导体装置结构与封装技术有关。于该技术，半导体芯片或芯片通常个别封装于塑料或陶瓷封装内。封装用以保护芯片与发散装置产生的热。  因此，散热对半导体装置，尤其对于装置效能与动力提供的提升，相当重要。

此外，传统封装也用于芯片全功能测试中。重要的是每一装置要尽量小。近来，发展可提供高量输入与输出的封装受到高度关注。一解决方案是发展包含球栅阵列(ball grid array，BGA)与组装的技术装置。因为大量电性连接与高数字是统频率频率的需求，对于高密度混成技术的需求也出现。

对任何一种封装，大部分封装均于封装前分割为个别芯片。但晶圆级封装为半导体封装的趋势。一般来说，晶圆级封装以整个晶圆，  而非单一芯片或芯片，为封装标的。因此进行切割工艺前，封装与测试必须完成。此为先进技术，因此打线接合工艺，压模(molding)，芯片粘结且组装、导线架与基材可省略；继而降低成本与制造时间。与该技术相比较，传统封装工艺包含芯片切割，芯片粘结，打线接合，压模，修整，标记，电镀与检测。

早期导线架封装技术不适合用于具高密度终端的半导体芯片。因此，新球栅阵列(Ball Grid Array)封装技术已发展用于封装半导体芯片。球栅阵列封装优点为，与导线架封装比较，球状终端具有较短间距，且球栅阵列终端较不易受到损害或变形。此外，较短信号传递路径有提高操作频率以得到较快效率的优点。大部分封装技术于晶圆切割芯片为单个芯片后，对个别芯片进行封装与测试。

另一封装技术，晶圆级封装(WLP)，可于晶圆切个为单个芯片前，封装芯片。晶圆级封装技术优点，包含较短生产期间，低成本，且不需要填胶与压模。

因此本发明揭露一晶圆级封装改善晶圆级封装芯片产率与可靠性。

发明内容

有鉴于现有技术的缺点，本发明提出一包含一保护膜的封装结构用以保护硅芯片免于受到损害，并改善封装效能与可靠性测试的生命周期。

本发明的目的为得到一具有较佳热传导与机械上防护性质(mechanical protection)的封装，本发明提出利用一金属，较佳材料为以合金42(42％镍与58％铁)作为一封装覆盖层，因为该金属热膨胀系数(coefficient of heat expansion，CTE)与硅晶圆相接近。

本发明的另一目的为提出一封装发明，关于制造一较薄封装；本发明目的为揭露一晶圆级封装与其工艺。

本发明另一目的为提供一封装适于晶圆级老化测试(burn-in test)与终测试(final test)。

本发明包含一晶圆级封装，至少包含一多数芯片形成于上的晶圆，其中该晶圆至少包含一形成于内的沟；一介质层形成于该多数芯片上且填充该沟，但该多数芯片的垫片仍暴露；一金属层以一粘性材料附着于晶圆；一保护膜形成于该金属层背面；一导体图案(conductive trace)形成该介质层上且与该垫片连接；一焊锡屏蔽覆盖于导线与介质层，但部分导线仍暴露于外；球下金属层(Under Bump Metallurgy，UBM)形成于该暴露部分并与导线连接。

于另一具体实施例，本发明揭露一晶圆级封装，至少包含多数芯片形成于上的一晶圆，其中该晶圆至少包含一形成于内的沟；一较厚基材包含一于切割在线位置形成的沟，以一粘性材料附着于晶圆(切割在线沟可于附着于晶圆后形成)；一保护膜形成于基材背面并填入该沟；一介质层形成该多数芯片上并填入该晶圆上沟，但该多数芯片的垫片仍暴露；一导线形成该介质层上且与该垫片连接；一焊锡屏蔽覆盖于导体图案与介质层，但仍暴露导线的部分；凸块底层金属、焊锡金属形成于暴露部分上且与导线连接。

附图说明

图1为关于本发明的金属层以一粘性材料粘于一晶圆的示意图；

图2为关于本发明于多数芯片上形成介质层并填入一沟的示意图；

图3为关于本发明于多数芯片上形成介质层并使该多数芯片的垫片暴露的示意图；

图4为关于本发明，其中焊锡屏蔽覆盖导体图案，且锡球形成于导体图案暴露部分的示意图；