[发明专利]多芯片封装及其方法

说明书

技术领域

本发明是关于一种系统级封装(system in package；SIP)的结构，特别是关于具有SIP面板等级封装(panel scale package；PSP)。

背景技术

于半导体组件领域中，组件的密度持续增加而组件的尺寸却不断缩小。为配合上述情况，如此高密度组件中封装或互连技术的需求亦日益增加。传统上，覆晶封装(flip-chip)附着方法中焊锡凸块阵列是形成于晶粒表面，此焊锡凸块的形成可利用焊锡复合材料通过防焊层(solder mask)而予以施行，以用于产生期望的焊锡凸块形态。芯片封装的功能包含功率分配、信号分配、散热、保护及支撑等，当半导体变为更加复杂，传统封装技术例如导线架封装、软性封装、刚性封装技术等已无法满足欲产生具较高密度组件的较小芯片的需求。

公知技术中，通常将多芯片模块以及混合电路(hybrid circuits)附着于基板上，且组件亦密封于外壳中。一般而言是采用多层基板，其包含介于多个介电材料层之间的多个导电层，并由层叠技术制造此多层基板，其中金属导体乃形成于个别介电层上，接着堆叠这些介电层并使其结合在一起。

高密度与高效能的需求加速了系统芯片(System On Chip；SOC)以及系统级封装的发展，多芯片模块(Multi-Chip Module；MCM)并已广泛地利用于整合具有不同功能的芯片，而多芯片封装或者多芯片模块技术是指将多个未封装集成电路(裸晶；bare die)安装于基础材料上的程序，多个晶粒将被封装在完整的密封材料或者其它聚合物的中。MCM提供了高密度封装，所以于电脑中主机板上仅占去较少的空间，且MCM亦有利于整合功能测试。

再者，由于传统封装技术必须切割圆片上的晶粒，并个别封装这些晶粒，因而此种工艺相当耗费时间。因为芯片封装技术受到集成电路发展影响甚大，所以封装技术要求的尺寸等同于电子组件一般。基于上述理由，今日封装技术的发展便偏向于球闸阵列封装(BGA)、覆晶球闸阵列封装(FC-BGA)、芯片级封装(CSP)以及圆片级封装(WLP)。圆片级封装的意义为于圆片上进行完整封装以及所有连接，并于切割为芯片前进行其它处理程序。一般而言，在所有组合程序或封装程序完成后，将自具有数个半导体晶粒的圆片分出个别的半导体封装。此种圆片级封装具有极小的尺寸以及非常好的电性。

WLP为一种先进的封装技术，其中晶粒的制造与测试均于圆片上进行，且接着由切割而单一化以用于在表面黏着生产线中组装。由于圆片级封装技术将整个圆片作为单一个体来运用，而非着眼于单一的芯片与晶粒，所以在进行切割程序前，封装与测试均已完成，并且WLP为相当高阶的技术，因此线接合、晶粒黏着及底部填充的程序可予以忽略。利用圆片级封装技术，可减少成本及制造时间且圆片级封装的结果结构可相当于晶粒，故此技术可满足电子装置的微型化需求。

虽圆片级封装技术具有上述优点，然而仍存在一些影响圆片级封装技术的接受度的问题。例如，虽然利用WLP技术可降低IC与互相连接的基板间CTE的不相配，然随着组件尺寸的缩减，WLP的基板材质间CTE的不同将成为结构机械稳定度的另一个关键因素。再者，在圆片级的芯片级封装中，乃利用涉及重分布层的传统重分布程序，将形成在半导体晶粒上的数个结合垫重新分布在区域阵列类型中的数个金属垫中。锡球将直接熔接在此金属垫上，此金属垫乃由重分布程序而形成为区域阵列类型。

一般而言，所有的堆叠重分布层均形成在晶粒上的组合层上，因此增加了封装的厚度，此有违缩减芯片尺寸的需求。

发明内容

本发明的目的在于提供一种多芯片封装及其方法。

为实现上述目的，本发明提供的多芯片封装结构，其包含：

一基板，具有于其上表面内的晶粒接收凹处以及穿过其中的第一穿孔结构，而具有端点垫的电路则形成于该第一穿孔结构之下；

一第一晶粒，位于该晶粒接收凹处内；

一第一介电层，形成于该第一晶粒以及该基板上；

一第一重分布层，形成于该第一介电层上，并经由该第一穿孔结构耦合至该第一晶粒与该端点垫；

一第二介电层，具有形成于该第一重分布层上的开口；

一第二晶粒，附着于该第二介电层上；

一围绕材料，围绕该第二晶粒，并具有对准该开口的第二穿孔结构；

一第三介电层，形成于该第二晶粒以及该围绕材料上；

一第二重分布层，形成于该第三介电层上，并经由该第二穿孔结构耦合至该第二晶粒以及该端点垫；以及

一保护层，形成于该第二重分布层上。