[发明专利]多芯片封装及其方法无效
申请号: | 200710196995.3 | 申请日: | 2007-12-07 |
公开(公告)号: | CN101197360A | 公开(公告)日: | 2008-06-11 |
发明(设计)人: | 杨文焜 | 申请(专利权)人: | 育霈科技股份有限公司 |
主分类号: | H01L25/00 | 分类号: | H01L25/00;H01L25/065;H01L23/538;H01L21/50;H01L21/60 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 周长兴 |
地址: | 台湾省*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 芯片 封装 及其 方法 | ||
1.一种多芯片封装结构,其特征为包含:
一基板,具有于其上表面内的晶粒接收凹处以及穿过其中的第一穿孔结构,而具有端点垫的电路则形成于该第一穿孔结构之下;
一第一晶粒,位于该晶粒接收凹处内;
一第一介电层,形成于该第一晶粒以及该基板上;
一第一重分布层,形成于该第一介电层上,并经由该第一穿孔结构耦合至该第一晶粒与该端点垫;
一第二介电层,具有形成于该第一重分布层上的开口;
一第二晶粒,附着于该第二介电层上;
一围绕材料,围绕该第二晶粒,并具有对准该开口的第二穿孔结构;
一第三介电层,形成于该第二晶粒以及该围绕材料上;
一第二重分布层,形成于该第三介电层上,并经由该第二穿孔结构耦合至该第二晶粒以及该端点垫;以及
一保护层,形成于该第二重分布层上。
2.如权利要求1所述的多芯片封装结构,其特征为,该介电层包含弹性介电层。
3.如权利要求1所述的多芯片封装结构,其特征为,该第一与第二重分布层是自该第一与第二晶粒扇出。
4.如权利要求1所述的多芯片封装结构,其特征为,该第一与第二重分布层通过该第一与第二穿孔结构向下与该端点垫进行通讯。
5.一种多芯片封装结构,其特征为,包含:
一基板,具有于其上表面内以接收至少两个晶粒的至少两个晶粒接收凹处以及穿过其中的穿孔结构,而具有端点垫的电路则形成于该穿孔结构下;
一第一晶粒以及一第二晶粒,个别位于该至少两个晶粒接收凹处内;
一第一介电层,形成于该第一晶粒、该第二晶粒以及该基板上;
一重分布层,形成于该第一介电层上,耦合至该第一晶粒、该第二晶粒以及该端点垫;以及
一第二介电层,形成于该重分布层上。
6.如权利要求5所述的多芯片封装结构,其特征为,该介电层包含弹性介电层。
7.如权利要求5所述的多芯片封装结构,其特征为,该重分布层是自该第一与第二晶粒扇出。
8.如权利要求5所述的多芯片封装结构,其特征为,该重分布层通过该穿孔结构向下与该端点垫进行通讯。
9.一种形成半导体组件封装的方法,其特征为,该方法的步骤包含:
提供基板,该基板具有晶粒接收凹处形成于其上表面内以及形成穿过其中的穿孔结构,而具有端点垫的电路则形成于该穿孔结构下;
利用取放精密校准系统将第一晶粒以预期之间距重新分布于工具上;
将黏着物附着于该第一晶粒背侧;
使该基板与该晶粒背侧结合,并分开该工具;
将第一介电层涂布于该第一晶粒与该基板上;
于该第一介电层上形成第一重分布层;
于该第一重分布层上形成该第二介电层;
将第二晶粒附着于该第二介电层上;
形成介电材料以填入该第二晶粒周围区域;
于该第二晶粒上形成第三介电层;
于该第三介电层上形成第二重分布层;以及
形成第四介电层以保护该第一与第二重分布层。
10.如权利要求9所述的方法,其特征为,该第一与第二重分布层是由包含钛/铜/金合金或钛/铜/镍/金合金的合金所构成,并且该基板的材质包含环氧树脂、双马来酰亚胺三嗪树脂、印刷电路板、合金、玻璃、硅树脂、陶瓷或金属。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于育霈科技股份有限公司,未经育霈科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710196995.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类