[发明专利]底漆、带有树脂的导体箔、层叠板以及层叠板的制造方法

说明书

本申请是申请人于2004年5月21日提出的申请号为200480013870.7(PCT/JP2004/007326)、发明名称为“底漆、带有树脂的导体箔、层叠板以及层叠板的制造方法”的专利申请的分案申请。

技术领域

本发明涉及底漆(primer)、带有树脂的导体箔、层叠板以及层叠板的制造方法。

背景技术

近年来，随着个人计算机和手提电话等信息终端机的小型化和轻量化，要求被安装在这些机器上的印刷配线板达到更加小型化和配线的高密度化。为了适应这些要求，需要使配线宽度变得更狭窄，使各配线间的间隔变得紧密。另外，为了适应电子仪器处理的高速化，还要求增加安装在电子仪器上的设备的输入输出数量。

为了适应于这些要求，印刷配线板上的元件安装形式逐渐由针插入型转向表面安装型，进而向以使用塑料基板的BGA(Ball Grid Array)为代表的区域阵列型发展。如BGA之类的直接安装裸片的基板中，芯片的连接一般是用通过热超声波压接的引线接合法进行的。然而，要想适应如上所述的要求，就需要增加用引线接合法进行连接的端子数，或者使该端子宽度变窄。

以往，作为这些印刷配线板的基板通常使用的是，通过将以具有电绝缘性的树脂为基体的半固化浸胶材料(prepreg)等重叠规定张数后将其加热加压而使其一体化后获得的层叠板。作为具有电绝缘性的树脂，通常使用酚醛树脂、环氧树脂、聚酰亚胺树脂、双马来酰亚胺-三嗪树脂等热固化性树脂。另外，有时也使用含氟树脂或聚苯醚树脂等热塑性树脂等。

作为在印刷配线板上形成导体电路的方法，广泛使用金属面腐蚀法。在该方法中，使用在上述的层叠体的表面(一面或者两面)上层叠金属箔等导体箔后通过加热加压使其一体化的导体覆盖层叠板。之后，通过将该导体覆盖层叠板中的导体箔用蚀刻法除去，可形成电路图案。

在导体覆盖层叠板中，为了防止电路图案的剥离等，希望将导体箔和由半固化浸胶材料的层叠体组成的绝缘体层紧密地接合。因此，以往，如在特开平4-211941号公报和“高密度印刷配线板技术”(电子材料编辑部编，工业调查会，昭和61年5月20日，p149-157)中所记载，通过对导体箔的表面进行粗面化，可以表现出其与绝缘体层中的树脂的增粘(固定)效果，从而改善了导体箔和绝缘体层的接合力。

但是，本发明者们经研究发现，当想用蚀刻法除去导体箔的一部分时，用上述以往的方法改善了接合力的导体覆盖层叠板中，需除去的部分导体箔易于残留。这可能是因为蚀刻液难以进入被粗面化的导体箔表面的凹部，从而难以充分地进行该部分导体箔的除去。这样一来如果需除去的部分导体箔有残留，则有可能引起电路短路等，所以不大理想。

另外，作为使用表面被粗化的导体箔获得的印刷配线板，还具有因皮层效应引起的、传输信号难以高频率化的问题。其中，所谓“皮层效应”是指流过导体的信号的频率越高，在其导体中心部分产生的磁力线的干涉变得越大，从而在其导体中心部分电流变得难以通过，另一方面在导体表面附近流动的电流增加。产生该皮层效应时如果导体箔的表面被粗面化，则在该表面附近电阻也会增加，从而存在电流难以通过的趋势。这样，使导体箔的表面变得越粗糙，越会妨碍信号的高频率化。

此外，如果对如上所述的印刷配线板中的配线进行高密度化，或者，增加安装在该配线板上的元件的端子数、对端子宽度进行狭小化，则电路图案和基体材料的接触面积会变小。如果这样，随着该接触面积的减少，电路图案和基体材料的接合性会下降，从而存在导体箔易于从基体材料剥离的趋势。因此，适用上述以往技术时，难以获得能够充分符合小型化和配线的高密度化的要求的印刷配线板。

发明内容

因此，本发明是鉴于上述情况提出的，目的是提供能够以足够高的强度接合绝缘体层和表面比较不粗面化的导体箔的树脂底漆、带有树脂的导体箔、层叠板及其制造方法。

为了实现上述目的，本发明的树脂底漆的特征在于含有树脂，该树脂具有形成薄膜的能力，断裂能量为0.15J以上。

其中，树脂的所谓“断裂能量”是如下所述地进行定义并测量的。首先，使树脂形成为宽10mm、厚50μm的长方形薄膜。接着，将该长方形薄膜沿长度方向以5mm/分钟的速度拉伸直到断裂。此时，给予该长方形薄膜的拉伸应力和该薄膜变形(拉伸率)的关系可以用如图1所示的应力-变形曲线表示。把该图1中的斜线部分、即该长方形薄膜断裂之前(直到断裂点)的拉伸应力的积分值定义为“断裂能量”。

本发明者们发现本发明的底漆通过含有具有如上特性的树脂，可提高导体箔和绝缘体层的接合力。其详细原因现在还不清楚，但是本发明者们推测如下。