[发明专利]校准电路

权利要求书

1.一种校准电路，用于调节具有上拉电路和下拉电路的输出缓冲器的阻抗，该校准电路包括：

第一复制缓冲器，具有与所述上拉电路和下拉电路之一基本相同的电路结构；

第二复制缓冲器，具有与所述上拉电路和下拉电路中的另一个基本相同的电路结构；

其中，响应第一校准命令，并行地执行对于所述第一复制缓冲器的校准操作和对于所述第二复制缓冲器的校准操作。

2.如权利要求1所述的校准电路，其中，对于所述第二复制缓冲器的校准操作是基于所述第一复制缓冲器的相邻阻抗执行的。

3.如权利要求1所述的校准电路，其中，响应第二校准命令，执行对于所述第一复制缓冲器的校准操作，然后执行对于所述第二复制缓冲器的校准操作。

4.如权利要求3所述的校准电路，其中，由所述第一校准命令指定的校准周期比由所述第二校准指令指定的校准周期短。

5.如权利要求1所述的校准电路，进一步包括计数器，用于调节所述第一和第二复制缓冲器的每一个的阻抗，其中，所述计数器与频率低于外部时钟的频率的内部时钟同步地执行操作。

6.如权利要求1至5的任一个所述的校准电路，进一步包括第三复制缓冲器，所述第三复制缓冲器具有与所述第一复制缓冲器基本相同的电路结构，并且被设置为具有与所述第一复制缓冲器基本相同的阻抗，并且

其中，对于所述第一复制缓冲器的校准操作是基于在所述第一复制缓冲器和外部电阻器之间的电位而执行的，并且对于所述第二复制缓冲器的校准操作是基于在所述第二复制缓冲器和所述第三复制缓冲器之间的电位而执行的。

7.一种校准电路，用于调节具有上拉电路和下拉电路的输出缓冲器的阻抗，该校准电路包括：

第一复制缓冲器，具有与所述上拉电路和所述下拉电路之一基本相同的电路结构；

第二复制缓冲器，具有与所述上拉电路和所述下拉电路中的另一个基本相同的电路结构；

其中，响应第一校准命令，并行地执行对于所述第一复制缓冲器和所述第二复制缓冲器的校准操作，

响应第二校准指令，交替地执行对于所述第一复制缓冲器和所述第二复制缓冲器的校准操作。

8.一种数据处理系统，包括：半导体器件，其包括具有上拉电路和下拉电路的输出缓存器和用于调节所述输出缓存器的阻抗的校准电路；以及I/O设备，经由数据总线被连接到所述半导体器件，其中，所述校准电路包括：

第一复制缓冲器，具有与所述上拉电路和所述下拉电路之一基本相同的电路结构；以及

第二复制缓冲器，具有与所述上拉电路和所户下拉电路中的另一个基本相同的电路结构；

其中，响应第一校准指令，并行地执行对于所述第一复制缓冲器的校准操作和对于所述第二复制缓冲器的校准操作。