[发明专利]闪存器件及其制造方法

说明书

本申请要求享有2006年11月30日提出的申请号为No.10-2006-0120171的韩国专利申请的优先权，在此结合其全部内容作为参考。

技术领域

本发明涉及一种闪存器件及其制造方法，更具体地说，本发明涉及一种90nm的闪存器件及其制造方法。

背景技术

可将半导体存储器件分类为只读存储(ROM)器或易失性RAM器件，例如动态随机存储器(DRAM)以及静态随机存储器(SRAM)。ROM器件可随着时间流逝维持数据，但具有较低的I/O数据率。RAM器件具有较高的I/O数据率，但会随着时间流逝逐渐遗失数据。

非易失性存储器件具有几乎无限的积累能力。对闪存器件的需求已增加，例如具有I/O数据性能的电可擦除可编程ROM。闪存是一种即使断电也不会对已存储的数据造成损害的非易失性存储媒体。闪存的优点例如：相对高的写、读以及擦除工艺速率。因此，闪存可在机顶盒、打印机、网络服务器中用于PC偏压或存储数据，以及也用于数码照相机和移动电话。

可将闪存器件分类为NAND型器件或NOR型器件。NAND闪储器件将包括细胞晶体管，将其串联以形成单元串。将单元串在比特线和地线之间并联，从而实现高度集成。NOR闪存器件将包括在字线和地线之间并联的细胞晶体管，从而实现高速运行。

如实例图1中所示，细胞阵列的结构将包括有源区域，其中形成沟道以产生热电子、用于存储已注入的热电子的浮栅、以及漏极触点。根据细胞阵列的结构，两个栅极区域在单元格室(unit cell)中将共用一个漏极触点。

实例图2为说明实例图1沿A-A’线的单元格室的示意性截面图。单元格室包括形成于半导体衬底100上和/或上方的隧道氧化膜101。用于存储数据的浮栅102可形成于隧道氧化膜101上和/或上方。介电薄膜可形成于浮栅102上和/或上方。可在介电薄膜105上和/或上方形成作为字线的控制栅103。从而，介电薄膜105分隔浮栅和控制栅103。可通过相继涂上并蚀刻氧化膜106和氮化膜107形成具有氧化物-氮化物(ON)结构的一对隔离垫108以分隔并保护栅极区域。单元格室可进一步包括应用隔离垫108作为掩膜通过离子注入形成的源极/漏极区域。层间绝缘薄膜109可应用硼磷硅酸盐玻璃(BPSG)薄膜或例如HDP-USG的绝缘材料形成于控制栅103和隔离垫108上和/或上方。作为比特线触点的漏极触点110可形成穿过层间绝缘薄膜109。在编程、擦除以及读单元格室的过程中，控制栅103作为字线而且漏极触点110作为比特线。

如实例图3中所示，单元格室具有充足的空间，以在0.13um闪存器件中形成触点，0.13um闪存器件是NOR型闪存器件的主要类型。然而，因为单元格室的尺寸更小了，所以可减小形成单元格室的栅极区域之间的距离，从而在用于形成层间绝缘薄膜109的沉积工艺之后产生空隙111。空隙将改变各个格室的特性。产生空隙111时，存在一个问题，即字线将很难运行。如果在漏极触点110形成后注入例如钨(W)的金属材料，钨将扩散入空隙111中。这将依次产生接触桥现象，在接触桥中钨根据另一个触点形成桥。从而，形成于字线中的栅极将无法适当的运行并从而产生运行错误，因此在格室运行中引起错误。

发明内容

本发明的实施方式涉及一种闪存器件及其制造方法，其中可在取代了氧化物-氮化物(ON)结构的氧化物-氮化物-氧化物(ONO)结构中形成栅极区域的隔离垫。此外，可应用隔离垫形成源极/漏极区域，并可去除ONO结构中的最外的氧化层，从而通过确保用于形成层间绝缘薄膜和漏极触点的充足区域防止空隙的产生。

本发明的实施方式涉及一种用于制造闪存器件的方法，其可包括至少一项以下步骤：在半导体衬底上方形成包括隧道氧化膜、浮栅、介电薄膜以及控制栅的栅极区域；靠着栅极区域的侧壁形成具有多层绝缘薄膜结构的隔离垫薄膜；通过执行整个表面蚀刻，在隔离垫薄膜上形成隔离垫图案；去除沉积在隔离垫图案的最外部分的绝缘薄膜；以及，随后在其上形成了栅极区域和隔离垫的半导体衬底上方形成层间绝缘薄膜。

本发明的实施方式涉及一种闪存器件，该闪存器件可包括半导体衬底；形成于半导体衬底上方的栅极区域，其包括隧道氧化薄膜、浮栅、介电薄膜以及控制栅；形成于栅极区域侧壁上的隔离垫薄膜，其包括下部隔离垫薄膜和上部隔离垫薄膜；以及形成于栅极区域和隔离垫上方的层间绝缘层。

附图说明

实例图1至实例图3说明闪存器件的格室阵列；

实例图4至实例图8说明根据本发明的实施方式的闪存器件；

具体实施方式