[发明专利]用于多层抗蚀剂等离子体蚀刻的方法

说明书

技术领域

本发明涉及一种用于在半导体器件的制造中等离子体蚀刻多层抗蚀剂的改进的方法。

背景技术

如今集成电路芯片的性能与集成电路内晶体管和线路互连(wiring interconnect)的尺度有关。由于晶体管和线路互连的尺度持续缩小，使用光刻技术以图案化更小特征的能力已成为促使集成电路产业成功的主要因素。

光刻处理包括使用光刻成像工具和光刻胶材料。使用光刻成像可达到的最小分辨率由曝光波长的最小分辨率以及该光刻成像工具所使用的透镜系统的分辨能力或数值孔径所约束。用于较大数值孔径的较短的曝光波长通常得到高分辨率，以在抗蚀剂膜中印刷更小的图案。然而，减少波长或者增加数值孔径通常会导致焦深(DOF)的减小，因此要求减少该光刻胶膜的厚度。

直到一个确定的点，简单地减少抗蚀剂膜的厚度以增加分辨率是有效的。当该抗蚀剂变得太薄而不能耐受随后的蚀刻处理时，就达到这个点，该蚀刻处理将抗蚀剂图案传送至该抗蚀剂膜之下的一层或多层。为了克服这些问题，开发出双层抗蚀剂以扩展光刻技术。双层抗蚀剂膜典型地包括：相对较厚的下部抗蚀剂层(也称为掩模层或平面化层)，其设置在晶片或基片上；以及相对薄的上部抗蚀剂层，或成像层，其设置在该下部抗蚀剂层的顶部。该上部抗蚀剂层通过光线曝光和随后的显影而图案化。所产生的上部层图案用作蚀刻下部抗蚀剂层的掩模。通过该方法，可在该双层抗蚀剂膜中形成高纵横比的抗蚀剂图案。

当该双层抗蚀剂进行下部抗蚀剂层蚀刻处理时，为了为该上部抗蚀剂层提供足够的蚀刻抗性(resistance)，通常在上部抗蚀剂层结合入硅。由于下部抗蚀剂层通常由有机聚合物制成，通常氧基等离子体用于蚀刻下部抗蚀剂层，而使用图案化的顶部抗蚀剂层作为掩模。因此，当在氧基等离子体中蚀刻下部抗蚀剂层时，在上部抗蚀剂层中的硅前体(silicon precursors)在蚀刻处理过程中被氧化而形成耐高温氧化物。耐高温氧化物作为蚀刻阻隔物(barrier)，导致上部抗蚀剂层的增强的蚀刻抗性。然而，已发现以这种方式实现的增强在很多应用中是不够的。

下部抗蚀剂蚀刻处理不仅要求该上部抗蚀剂层和该下部抗蚀剂层之间良好的蚀刻对比度，而且需要各向异性以实现良好的临界尺寸(CD)控制。然而，使用纯氧等离子体，只有在蚀刻处理过程中抗蚀剂层温度保持在或低于大约-100℃时才能实现各向异性蚀刻。否则，通常会观测到横向的蚀刻或钻蚀(undercutting)，其表示CD损失。包括两层以上的多层抗蚀剂是可用的，并且普遍存在一些上述提及的问题。

鉴于以上所述，需要一种方法和装置，以在蚀刻多层抗蚀剂时提供可选的各向异性蚀刻条件。

发明内容

概括地说，通过引入用于为蚀刻多层抗蚀剂提供各向异性蚀刻条件的方案，本发明满足了这些需求。应当理解的是，本发明可以许多方式实施，包括作为一种处理，或一种方法。以下将描述本发明的多个创新的实施例。

提供了一种用于在等离子体蚀刻室中蚀刻限定在基片上的多层抗蚀剂的方法。该方法从引入基片到蚀刻室中开始，基片具有限定于多层抗蚀剂的第一层上的图案。SO₂气体流入蚀刻室，并且当流入SO₂气体时，等离子体在蚀刻室中被激发(struck)。然后多层抗蚀剂被蚀刻。

提供了一种用于在蚀刻室中多层抗蚀剂蚀刻期间控制临界尺寸偏差的方法。该方法从当SO₂气体流入室时，在室中激发氧基等离子体开始。等离子体密度保持在约1×10⁹/cm³至约1×10¹²/cm³之间。然后多层抗蚀剂的每一层被蚀刻。

可以理解的是，前面的概述和接下来的详细描述对所请求保护的本发明仅是示例性的及解释性的，而不是限制性的。

附图说明

这些附图，其并入并且构成该说明书的一部分，示出了本发明的示例性的实施例，并且与描述一起用于解释本发明的原理。

图1是在形成浅沟槽隔离特征之前，硅基片上堆叠层的示意图。

图2是浅沟槽蚀刻处理的示意图，其中光刻胶和BARC层已经被去除并且氮化硅和衬垫(pad)氧化物层已经被蚀刻透。

图3是蚀刻入硅基片中的浅沟槽隔离特征的示意图。

图4是具有弯曲形貌和亚沟槽化(subtrenched)底部的浅沟槽隔离特征的显微照片。

图5是用含硅气体蚀刻的浅沟槽隔离特征的显微照片。