[发明专利]一种半导体器件

说明书

本申请是申请日为2005年1月31日、申请号为200510007015.1，发明名称为“三维半导体封装，以及用于其中的间隔芯片”的发明专利申请的分案申请。

技术领域

本发明涉及一种三维半导体封装，称为片上芯片(COC)型半导体封装，其包含封装板和在封装板上一个层叠在另一个的顶部的至少两个大规模集成(LSI)芯片。具体地，本发明可以有利地并顺利地应用于包含大容量存储芯片的专用的或定做的三维半导体封装。

背景技术

常规地，诸如微处理单元芯片等的大规模集成(LSI)逻辑电路芯片，以及诸如动态随机存取存储器(DRAM)芯片等的大规模集成(LSI)存储芯片已经通过单独的生产工艺被制造，并且逻辑电路芯片和存储芯片布置在布线板上从而在逻辑电路芯片和存储芯片之间建立电气连接。但是，逻辑电路芯片和存储芯片应该用单独的生产工艺制造没有技术原因。因此，最近，片上系统(SOC)型半导体封装已经被开发出来以满足对诸如移动电话、数码照相机(DSC)、数码摄像机(DVC)、数字视频光盘(DVD)、桌面视频系统(DTV)、多点控制单元(MCU)等等的各种电子工具的更高性能、更小和更轻尺寸、更高速度的需求。也就是说，在SOC型半导体封装中，LSI逻辑电路芯片和LSI存储芯片二者作为一个芯片制作，从而实现更高性能、更小和更轻尺寸、以及更高的速度的需求。

另一方面，由于LSI工艺技术的进展和前进，能够制造具有128或256M位的大容量和几百量级的多个引脚的存储芯片。然而，由于当具有大容量(128或256M位)的存储器被包含在每个SOC型半导体封装的芯片中时，SOC型半导体封装的成品率相当差，所以在SOC型半导体封装的芯片中非常困难或不可能将要制作的存储器的容量增加到128或256M位。注意，通常来说，包含在SOC型半导体封装的芯片中的存储器的容量不会超过128M位。

在这些情况下，开发了系统封装(SIP)型半导体封装。在此SIP型半导体封装中，由单独的生产工艺制造的LSI逻辑电路芯片和LSI存储芯片两维或三维地提供在具有在其上形成的布线布局图形的封装板上，并且逻辑电路芯片和存储芯片的每个都用多个结合线电气地连接到封装板的布线布局图形上，以由此在逻辑电路芯片和存储芯片之间建立电气连接。此后，逻辑电路芯片和存储芯片用合适的树脂材料浇铸并密封。

但是，在SIP型半导体封装中，由于包括在布线布局图形和结合线中的电容和电阻的增加，所以不能获得如SOC型半导体封装那样的相同程度的性能。注意，在SIP型半导体封装中，电容可以落在20pF到50pF的范围内。

因此，开发了片上芯片(COC)型三维半导体封装，例如，如JP-A-H10-107202、JP-A-2000-260934和JP-A-2002-334967。COC三维型半导体封装包含一个层叠在另一个上的至少两个芯片。

例如，在JP-A-H10-107202中，两个芯片之一被制作为具有形成在其上表面的多个电极焊盘以及结合在电极焊盘上的多个金属凸点的倒置型LSI芯片。另一个LSI芯片的特征是比倒置型LSI芯片更大的尺寸，并且具有沿其上表面周边形成的多个结合焊盘，和被周围的结合焊盘包围的上表面的中央区域上形成的多个电极焊盘。

倒置型LSI芯片被倒置并贴装在较大的LSI芯片上，从而倒置型LSI芯片的金属凸点被结合到较大的LSI芯片的电极焊盘上，从而制得包括一个层叠在另一个上的LSI芯片的半导体模块。

在制得半导体模块之后，其与引线框结合，并且较大的LSI芯片的周围的结合焊盘的每一个都通过诸如金线等结合线电气地连接到引线框的相应的引脚上。此后，与引线框结合的半导体模块被用合适的树脂材料密封和浇铸，从而完成了COC型半导体封装的制作。

在该常规COC型半导体封装中，由于两个LSI芯片通过小金属凸点的中介物电气地和直接地彼此连接，包括在金属凸点中的电容与上述SIP型半导体封装相比变得相当小。注意，通常，在COC型半导体封装中，包括在金属凸点中的电容在1pF量级。这样，COC型半导体封装可以有如上述SOC型半导体封装那样的高工作速度的特征。

但是，前述COC型半导体封装受到限制，即倒置型LSI芯片必须比贴装倒置LSI芯片的另一个LSI芯片小，因为结合线的结合焊盘必需不被倒置型LSI芯片覆盖。

发明内容

因此，本发明的一个主要目标是提供一种片上芯片型三维半导体封装，其能够构造为基本上不受在其中使用的倒置型大规模集成芯片的尺寸的限制。