[发明专利]非易失性存储器装置及其制造方法

说明书

技术领域

示例实施例涉及一种半导体装置，更具体地讲，涉及一种包括用于存储电荷的存储节点层的非易失性存储器装置及其制造方法。

背景技术

图1是传统的非易失性存储器装置的平面图。参照图1，非易失性存储器装置包括埋入式位线区55和控制栅极70，其中，控制栅极70与埋入式位线区55交叉地延伸。可在半导体基底50中掺杂入掺杂剂，以限定埋入式位线区55。由于如图1中所示在非易失性存储器装置中不需要单元区(cellregion)中的隔离层，因此，非易失性存储器装置可具有相对小的尺寸。

然而，在传统的非易失性存储器装置中的埋入式位线区55通常具有比金属线的电阻高的电阻。因此，在埋入式位线区55具有长的长度的阵列结构中，埋入式位线区55的电阻相对高。因此，布置在控制栅极70旁边的埋入式位线区55通过接触结构60连接到金属线。然而，接触结构60增大了非易失性存储器装置的尺寸，并由此降低了如图1中所示的传统的非易失性存储器装置的集成度。

此外，如果埋入式位线区55之间的距离缩短，则非易失性存储器装置的集成度会增大。然而，在这种情况下，传统的非易失性存储器装置的可靠性由于短沟道效应而显著地降低。

发明内容

示例实施例提供了一种可以高度集成并且可靠的非易失性存储器装置以及制造该非易失性存储器装置的方法。

示例实施例提供了一种非易失性存储器装置。该非易失性存储器装置可包括：第一控制栅极，凹入到半导体基底中；栅极绝缘层，置于半导体基底和第一控制栅极之间；存储节点层，置于栅极绝缘层和第一控制栅极之间；阻挡绝缘层，置于存储节点层和第一控制栅极之间；多个第一掺杂剂掺杂区，沿着第一控制栅极的第一边设置；多个第二掺杂剂掺杂区，沿着第一控制栅极的第二边设置，其中，第二边与第一边相对。根据示例实施例，第二掺杂剂掺杂区与第一掺杂剂掺杂区交替形成。以不同的形式表述为，第二掺杂剂掺杂区中的每个布置在第一控制栅极的第二边上的与第一掺杂剂掺杂区中的至少一个相邻的区域中。

根据示例实施例，非易失性存储器装置还可包括多个第一位线电极和多个第二位线电极。多个第一位线电极中的每个可包括至少一个凹入到第一掺杂剂掺杂区的一个中的第一插塞部分。多个第二位线电极中的每个可包括至少一个凹入到第二掺杂剂掺杂区的一个中的第二插塞部分。

根据示例实施例，非易失性存储器装置还可包括置于第一控制栅极的底部和半导体基底之间的埋入式绝缘层。埋入式绝缘层的厚度大于栅极绝缘层的厚度。

根据示例实施例，非易失性存储器装置还可包括第二控制栅极，第二控制栅极形成在第一控制栅极上以凹入到半导体基底中，第二控制栅极与第一控制栅极绝缘。

另一示例实施例提供了一种非易失性存储器装置。该非易失性存储器装置可包括：多个控制栅极，凹入到半导体基底中；栅极绝缘层，置于半导体基底和控制栅极之间；存储节点层，置于栅极绝缘层和控制栅极之间；阻挡绝缘层，置于存储节点层和控制栅极之间；多个第一掺杂剂掺杂区，沿着控制栅极的第一边设置并被限定在半导体基底中；多个第二掺杂剂掺杂区，沿着控制栅极的第二边与第一掺杂剂掺杂区交替地形成，并被限定在半导体基底中，其中，第二边与第一边相对。

又一示例实施例提供了一种制造非易失性存储器装置的方法。该方法可包括：在半导体基底中形成第一沟槽；在第一沟槽中形成栅极绝缘层；形成覆盖栅极绝缘层的存储节点层；形成覆盖存储节点层的阻挡绝缘层；在阻挡绝缘层上形成控制栅极来填充第一沟槽的至少一部分；沿着控制栅极的第一边形成多个第一掺杂剂掺杂区；沿着控制栅极的第二边在半导体基底中形成多个第二掺杂剂掺杂区，其中，第二边与第一边相对，多个第二掺杂剂掺杂区中的每个形成在第二边上的与沿着第一边的多个第一掺杂剂掺杂区中的至少一个相邻的区域中。

附图说明

通过阅读参照附图的详细描述，示例实施例的上述和其它特征、方面和优点将变得更清楚，在附图中：

图1是传统的非易失性存储器装置的平面图；

图2是非易失性存储器装置的示例实施例的透视图；

图3是沿着图2中的线III-III截取的图2中的非易失性存储器装置的剖视图；

图4是沿着图3中的线IV-IV截取的图2中的非易失性存储器装置的平面图；

图5是非易失性存储器装置的另一示例实施例的透视图；

图6是非易失性存储器装置的又一示例实施例的平面图；

图7至图13是示出了制造非易失性存储器装置的方法的示例实施例的透视图。

具体实施方式