[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种装载有相变化存储器的半导体器件及其制造方法。

背景技术

相变化存储器是一种具有将硫族化合物半导体膜等相变膜作为存储元件的电阻变化型的存储器。按电流脉冲对应地施加热，相变膜就能够可逆地采用高电阻的非晶质(amorphous)状态和低电阻的结晶质(crystalline)状态的稳定的二相。因此，在相变化存储器中，可按照相的变化进行二值信息的存储。

再有，作为涉及到本申请的发明的在先技术文献信息如下：

专利文献1特开2004-185755号公报

专利文献2特开2004-363586号公报

专利文献3特开2005-71500号公报

专利文献4特表2005-525690号公报

非专利文献1 S.J.Ahn et al.，“Highly Manufacturable High DensityPhase Change Memory of 64Mb and Beyond”IEDM 2004，pp.907-910

例如，在上述专利文献3中，在其图4(a)～(c)中示出了硫族化合物层110。此硫族化合物层110由与同一图中所示的位线BL的线宽和源/漏有源区域130的宽度相同程度的微细图形形成。

但是，在制造工艺上，难于以这样的微细图形形成硫族化合物层110。硫族化合物半导体膜等相变膜是包含多元类的重元素的新型材料，所以在这种新材料中使用现有的光刻技术和蚀刻技术有困难。特别地，对于相变膜进行控制性强的干蚀刻有困难。

如果能够不以微细图形而是比较大面积地形成相变膜的话，就不会产生这样的问题。但是，此情况下限制了作为存储元件利用时的高集成化。

此外，在上述专利文献4中，由于存储单元采用了细孔结构，所以在上部电极具有凹部。因此，由于在与细孔同轴的位置不能配置通路插塞，所以就有必要错开细孔配置通路插塞，就会增大单元面积。

此外，不将相变膜作为存储元件，而作为布线使用也有困难。通常是因为相变膜的电阻率，即使在低电阻状态下也比金属等的电阻率高。

发明内容

鉴于上述事情而执行本发明，本发明的目的在于，提供一种既实现利用相变膜作为存储元件时的高集成化、且相变膜的形成又容易的半导体器件及其制造方法。此外，本发明的目的还在于，实现利用相变膜的形成层作为上层布线的半导体器件。

本发明提供一种半导体器件，包括：具有表面的半导体基板，在上述半导体基板的上述表面的上方形成的、能够可逆采用非晶质状态及结晶质状态的相变膜，和在上述半导体基板的上述表面的上方形成的、具有比上述相变膜的电阻率低的电阻率的导电膜；上述相变膜和上述导电膜构成叠层结构；上述叠层结构作为在上述半导体基板的上述表面上平行地延伸的布线起作用；上述导电膜使平行方向的电流在上述半导体基板的上述表面上流动。

此外，本发明提供一种半导体器件的制造方法，包括：(a)制备具有表面的半导体基板的工序，(b)使用膜形成技术、光刻技术、蚀刻技术及离子注入技术，在上述半导体基板的上述表面相邻形成在第1方向上以条纹状延伸的元件隔离膜，和在位于上述元件隔离膜之间的有源区域上分别具有在与上述第1方向不同的第2方向上延伸的栅极、相对于上述栅极自对准地形成的源极、漏极的第1及第2MISFET(金属绝缘体半导体场效应晶体管，MetalInsulator Semiconductor Field Effect Transistor)工序；(c)使用膜形成技术、光刻技术及蚀刻技术或膜形成技术及膜平坦化技术，形成分别连接在上述第1及第2MISFET的各源极上的第1及第2插塞中的工序；和(d)使用膜形成技术、光刻技术及蚀刻技术，形成连接在上述第1及第2插塞的每一个上的、能够可逆地采用非晶质状态及结晶质状态的相变膜和具有比上述相变膜的电阻率低的电阻率的导电膜的叠层结构的工序；在上述工序(b)中，在上述半导体基板的上述表面中空出规定的距离配置上述第1及第2MISFET的各源极；在上述工序(d)中，在上述半导体基板的上述表面的俯视图中，以条纹状横跨上述第1插塞及第2插塞形成上述叠层结构，从而在上述第2方向上延伸。

根据本发明的半导体器件，相变膜和具有比相变膜的电阻率低的电阻率的导电膜构成叠层结构，叠层结构作为在半导体基板的表面上平行地延伸的布线起作用，导电膜使平行方向的电流在半导体基板的表面上流动。因此，能够实现相变膜和导电膜的叠层结构中的导电膜主要担负布线的功能，可以利用相变膜作为上层布线的半导体器件。