[发明专利]叠层芯片封装及其制造方法和系统

说明书

技术领域

本申请一般涉及一种改进的封装设计配置。更具体地说，本申请涉及用于在叠层封装中的多层上连续地参考信号的方法和设备。

背景技术

小片(die)是包含器件的功能组件的未封装的硅片。在此处“小片”也指“芯片”，是包含集成电路的硅片的正式术语。封装是一种外壳，芯片进入其中以便插入或焊接到印制电路板上。封装提供到引脚的电接线和连接。一个盖子覆盖芯片并与封装粘合。

本发明的示例性方面涉及一种改进的封装设计配置，其具有用于经过叠层封装的多层传送的信号的连续参考电压。接着是有关叠层封装的讨论，以便为本发明的示例性方面提供上下文；然而，在此处说明的例证性的实施例不应局限于任何特定的封装类型。

芯片是使用例如，焊接、可控坍塌芯片连接、或引线粘合而粘合到封装的。在相关技术领域中已公知其它封装配置，例如倒装。创建用于芯片的支架对于未启动的那些似乎是微不足道的，但对尺寸缩小而复杂性增大的芯片提供越来越多的输入/输出(I/O)互联的能力是经常存在的问题。

普通芯片封装是双列直插式封装(DIP)。DIP是矩形芯片外壳，其两个长度侧具有引线(引脚)。小电线将芯片粘合至金属引线，所述引线缠绕在插入插座或焊接在电路板上的蜘蛛状的脚上。陶瓷双列直插式封装(CDIP)是由陶瓷材料制成的一种陶瓷DIP。CDIP封装是由陶瓷材料制成的，并且通常使用通过铜焊附接到两侧的镀金引线、以及使用金属密封物粘合到封装的金属盖。CERDIP使用陶瓷盖，该陶瓷盖使用玻璃密封物粘合到封装。塑料有引线芯片载体(PLCC)封装是塑料的、通常为方形的、在四周包含引线的表面设置芯片封装。引线(引脚)向下和后延伸到外壳的小缺口的下面和里面。陶瓷四边引脚(CERQUAD)封装是基本为方形的、陶瓷的、表面设置芯片封装。CERQUAD封装使用陶瓷盖，该陶瓷盖使用玻璃密封物粘合到封装。CERQUAD封装在四边上具有引脚，该引脚像PLCC封装的引脚一样缠绕在下面。

倒装式塑料球栅阵列(FlxI/OTM或FCPBGA)使用多层有机衬底方案。FCPBGA的出现允许电路设计者将信号I/O设置于芯片的任何位置。这种方法也被称为面积阵列I/O或芯(core)I/O。芯片的活性表面上的焊接凸块用于连接衬底。使芯片翻转、面向下、并且将凸块焊接到封装的表面。向板提供低电感的电路的同时，封装上的焊接球的阵列固定到主电路板上。“FlxI/OTM”是LSI Logic公司在美国、其它国家、或者两者的商标。

接点栅格阵列(LGA)是在封装底部包含端头的封装。曝光的封装必须安装到印制电路板上，必须进行适当的连接以使装置恰当地工作。使用接点栅格阵列封装和其它表面安装连接器的一个主要原因是为了添加在印制电路板的区域内进行连接的引脚的数量。在少量的空间内具有更多引脚使得用户可添加芯片与印制电路板之间的电连接的数量。另外，LGA提供了从引脚到板上的连接点的更短的距离。这有助于通过减少引线的电感和电容来保证信号的清晰和质量。使用球栅阵列(BGA)技术，焊球用于进行从芯片到板的封装面积分布连接。BGA提供提高的电气性能水平。另外，这些产品公知为比引脚和插座转接器更耐热。本领域的技术人员还知道其它封装类型。

封装由被绝缘层分离的多个导电层组成。导电层承载着参考源电压、地电压或由芯片提供的信号。需要使信号平面在封装中位于封装中的源电压(VDD)平面和地(GND)平面之间，以提供参考电压和对来自芯片并在封装中传输的信号的屏蔽。每个信号通道都是闭合电路的一部分。如果信号很强，则将其提高到源电压，并且电流必须传输到地面。如果信号很弱，则将其降低至地面，并且电流必须从电源传输到地电位。在任一情况下，信号都必须具有回路(return path)。

当信号在信号平面传送时，该信号理想地在附近具有回路、参考电压。在附近没有参考电压，信号将找到其它回路。其它回路可具有不同阻抗，其将使信号失真，因为阻抗的不同改变了在端部被反射的信号的量。

必须形成闭合电路的整个信号通道可被看作诸如导体对的传输线。当信号沿导体对传播时，每个新的截面像小的集总电路元件一样以电方式工作。在其被称为无损模型的最简单的形式中，传输线的等效电路具有电感和电容。这些元件沿传输线的长度均匀地分布。

附近没有参考电压，必须形成闭合电路的信号通道类似有损耗传输线模型，其中电路的截面是不均匀的。闭合电路的某些截面可能具有添加的阻抗。使用有损耗传输线模型，存在来自特性阻抗的变化的反射，该反射使被传输的信号变差。