[发明专利]叠层芯片封装及其制造方法和系统

权利要求书

1.叠层芯片封装，包括：

多个绝缘层；以及

多个构成图案的导电层，包括第一层、第四层和连续的绝缘层之间的两个中间层，其中选择性部分使用延伸穿过连续绝缘层的通孔在层之间被连接，

其中第一芯片下的第一层的第一区域被连接到源电压，其中第二芯片下的第一层的第二区域被连接到地电位；

将导电信号平面定位于多个导电层中的一个导电层中，并且从第一芯片下延伸至第二芯片下，其中信号平面通过连接到源电压的第二导电层和连接到地电位的第四导电层的平稳接近，从第一芯片下至第二芯片下保持相对一致的阻抗，而没有对叠层芯片封装添加层。

2.根据权利要求1所述的叠层芯片封装，其中源电压平面使用一个或多个通孔从第一区域的第一层连接到第二区域的两个中间层中的一个。

3.根据权利要求2所述的叠层芯片封装，其中导电信号平面使用一个或多个通孔从第一区域的两个中间层中的第二层连接到第二区域的两个中间层中的第三层。

4.根据权利要求3所述的叠层芯片封装，其中地平面使用一个或多个通孔从第一区域的第三层连接到第二区域的第四层，以使信号平面保持到源电压平面和地平面的平稳接近。

5.根据权利要求1所述的叠层芯片封装，其中所述芯片是第一芯片，其中在第二芯片下的顶层的第三区域被连接到源电压；

其中将导电信号平面定位于多个导电层之间，从而通过连接到源电压的导电层和连接到地电位的导电层的平稳接近，导电信号平面的通路从第二区域下到第三区域下保持相对一致的阻抗。

6.制造叠层芯片封装的方法，包括：

接收用于叠层芯片封装的叠层封装设计，所述叠层芯片封装具有多个绝缘层和多个构成图案的导电层，所述多个构成图案的导电层包括第一导电层、第四导电层和两个中间导电层；

在叠层封装设计的第一区域中识别用于第一导电层的第一优选电压平面；

在叠层封装设计的第二区域中识别用于第一导电层的第二优选电压平面，其中第一优选电压平面是源电压平面或地平面中的一个，并且第二优选电压平面是源电压平面和地平面中的另一个；

在多个导电层中定位信号平面、源电压平面和地平面，从而通过连接到源电压的导电层和连接到地电位的导电层的平稳接近，信号平面的通路从第一区域下到第二区域下保持相对一致的阻抗，而没有对叠层封装设计添加层，以形成混合电压平面封装设计；并且

基于混合电压平面封装设计制造叠层芯片封装。

7.根据权利要求6所述的方法，其中第一区域位于第一芯片之下，并且其中第一电压平面是源电压平面。

8.根据权利要求7所述的方法，其中第二区域不在芯片之下，并且其中第二优选电压平面是地平面。

9.根据权利要求8所述的方法，还包括：

在第二芯片下的叠层封装设计的第三区域中识别用于笫一导电层的第三优选电压平面，其中第三优选电压平面是源电压平面；

其中定位步骤包括在多个导电层中定位信号平面、源电压平面和地平面，从而通过连接到源电压的导电层和连接到地电位的导电层的平稳接近，信号平面的通路从第二区域下到第三区域下保持相对一致的阻抗，而没有对叠层封装设计添加层。

10.根据权利要求6所述的方法，其中定位步骤包括使用一个或多个通孔将源电压平面从第一区域的第一层连接到第二区域的两个中间层中的第二层。

11.根据权利要求10所述的方法，其中定位步骤包括使用一个或多个通孔将信号平面从第一区域的两个中间层中的第二层连接到第二区域的两个中间层中的第三层。

12.根据权利要求11所述的方法，其中定位步骤包括使用一个或多个通孔将地平面从第一区域的两个中间层中的第三层连接到第二区域的第四层，从而信号平面保持到源电压平面和地平面的平稳接近。