[发明专利]存储器件无效
| 申请号： | 200710181592.1 | 申请日： | 2007-10-29 |
| 公开（公告）号： | CN101192626A | 公开（公告）日： | 2008-06-04 |
| 发明（设计）人： | 郑真孝 | 申请（专利权）人： | 东部高科股份有限公司 |
| 主分类号： | H01L29/792 | 分类号： | H01L29/792;H01L29/423;H01L29/49 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 蔡胜有;刘继富 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 存储 器件 | ||
1.一种器件，包括：
掺杂有第一导电杂质的区域；
掺杂有第二导电杂质并形成在所述掺杂有第一导电杂质的区域上的第一多晶硅层；
形成在所述第一多晶硅层上并掺杂有第一导电杂质的第二多晶硅层；
形成在所述第一多晶硅层的横向侧的电荷捕获层；和
形成在所述电荷捕获层的横向侧的控制栅极。
2.权利要求1的器件，其中所述电荷捕获层包括第一氧化物层、氮化物层和第二氧化物层。
3.权利要求1的器件，其中所述电荷捕获层包括选自SiO2-Si3N4-SiO2、SiO2-Si3N4-Al2O3、SiO2-Si3N4-Al2O3和SiO2-Si3N4-SiO2-Si3N4-SiO2中的一种。
4.权利要求1的器件，其中所述第二多晶硅层突出超过所述控制栅极。
5.权利要求1的器件，还包括形成在所述掺杂有第一导电杂质的区域上的突出部，并所述第一多晶硅层形成在所述突出部上。
6.权利要求1的器件，还包括形成在所述掺杂有第一导电杂质的区域两侧的绝缘层。
7.一种器件，包括：
掺杂有第一导电杂质的区域；
掺杂有第二导电杂质并形成在所述掺杂有第一导电杂质的区域上的第一多晶硅层；
形成在所述第一多晶硅层上并掺杂有第一导电杂质的第二多晶硅层；
形成在所述第一多晶硅层的两个横向侧的电荷捕获层；和
形成在所述电荷捕获层的横向侧的第一和第二控制栅极。
8.权利要求7的器件，其中所述电荷捕获层包含第一氧化物层、氮化物层和第二氧化物层。
9.权利要求7的器件，其中所述电荷捕获层包括选自SiO2-Si3N4-SiO2、SiO2-Si3N4-Al2O3、SiO2-Si3N4-Al2O3、和SiO2-Si3N4-SiO2-Si3N4-SiO2中的一种。
10.权利要求7的器件，其中所述第二多晶硅层突出超过所述控制栅极。
11.权利要求7的器件，还包括形成在所述掺杂有第一导电杂质的区域上的突出部，并且所述第一多晶硅层形成在所述突出部上。
12.权利要求7的器件，还包括形成在所述掺杂有第一导电杂质的区域两侧的绝缘层。
13.权利要求7的器件，其中所述电荷捕获层形成在所述第二多晶硅层的两侧。
14.权利要求7的器件，其中所述电荷捕获层形成在所述掺杂有第一导电杂质的区域与所述第一和第二栅极之间。
15.权利要求7的器件，还包括形成在所述掺杂有第一导电杂质的区域与所述第一和第二栅极之间的绝缘层。
16.一种存储器件，包括：
源极区；
漏极区；
形成在所述源极区与漏极区之间的沟道区；
与所述沟道区相邻的至少一个电荷捕获层；和
与所述电荷捕获层相邻的至少一个控制栅极，
其中所述源极区、所述沟道区和所述漏极区垂直对准，并且所述沟道区、所述电荷捕获层和所述控制栅极水平对准。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东部高科股份有限公司，未经东部高科股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200710181592.1/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
