[发明专利]相变化存储器阵列及其制造方法

说明书

技术领域

本发明涉及一种半导体元件及其制造方法，特别涉及一种相变化存储器阵列及其制造方法。

背景技术

相变化存储器具有速度、功率、容量、可靠度、工艺整合度和成本等具竞争力的特性，为适合用来作为较高密度的独立式或嵌入式的存储器应用。由于相变化存储器技术的独特优势，使其被认为非常有可能取代目前商业化极具竞争性的静态存储器SRAM与动态随机存储器DRAM挥发性存储器，与快闪存储器Flash非挥发性存储器技术，可望成为未来极具潜力的新一代半导体存储器。

相变化存储器元件是利用相变化材料在结晶态和非晶态的可逆性的结构转换所导致的电阻值差异来作为数据储存的机制。在进行写入、擦除、或是读取操作时，主要是利用电流脉波的控制来达成，例如，当要进行写入时，可提供一短时间(例如50纳秒)且相对较高的电流(例如0.6毫安培)，使相变化层熔化并快速冷却而形成非晶态。由于非晶态相变化层具有较高的电阻(例如10⁵～10⁷欧姆)，使其在读取操作时，提供一读取电流可得到的电压相对较高。当要进行擦除时，可提供一较长时间(例如100纳秒)且相对较低的电流(例如0.3毫安培)，使非晶态相变化层因结晶作用而转换成结晶态。由于结晶态相变化层具有较低的电阻(例如10²～10⁴欧姆)，其在读取操作时，提供一读取电流可得到的电压相对较低。据此，可进行相变化存储器元件的操作。

近年来，相变化存储器元件的尺寸持续微缩，如图1所示，当尺寸微缩之后，单元102与单元102的相邻距离d即会降低。假设单元102的单位面积微缩至5.8F²时(F表示工艺的最小特征尺寸(minimum feature size))，相邻相变化存储器单元102的距离d约只有2.4F。因此，随着相变化存储器100的单位单元尺寸的微缩，单元102与单元102间的距离即会减小，使得相变化存储器单元102间会发生热干扰(thermal disturb或thermal crosstalk)的问题，亦即相变化存储器单元102的状态会受到相邻单元102于操作时的干扰。

发明内容

根据上述问题，本发明通过将相变化存储器单元垂直交错地堆叠于不同的层次之中，使得相邻的相变化存储器单元的距离可有效地拉长，进而避免相变化存储器热干扰的问题。

本发明提供一种相变化存储器阵列，包括第一单元与第二单元。该第一单元包括一图形化相变化层，该第二单元，包括一图形化相变化层，其中第一单元的图形化相变化层和第二单元的图形化相变化层位于不同层。

本发明提供一种相变化存储器阵列的制造方法。提供基底，形成第一单元的下电极，图形化相变化层和上电极于基底上。在形成第一单元的上电极后，形成第二单元的下电极，图形化相变化层和上电极。

附图说明

图1显示一般相变化存储器阵列的平面图。

图2A～2H揭示本发明一实施例相变化存储器阵列的制造方法。

图3显示本发明一实施例相变化存储器阵列的平面图。

图4显示本发明另一实施例相变化存储器阵列的平面图。

图5显示本发明又另一实施例相变化存储器阵列的平面图。

图6A～6H揭示本发明另一实施例相变化存储器阵列的制造方法。

附图标记说明

100～相变化存储器阵列；            102～单元；

200～相变化存储器阵列；            202～基底；

204～开关元件；                    205～第一介电层；

206～第一单元；                    208～第二单元；

210～第一单元的下电极；            212～第二单元的部分内连接；

214～相变化材料；                  216～电极材料；

218～第一单元的图形化相变化层；    220～第一单元的上电极；

222～第二介电层；                  224～第一单元的部分内连接；

226～第二单元部分内连接；          228～第二单元的内连接；

230～第三介电层；                  232～第一单元的部分内连接；

234～第二单元的下电极；            236～相变化材料；

238～电极材料；                    240～第二单元的图形化相变化层；