[发明专利]SOI衬底CMOS工艺电光调制器

说明书

技术领域

本发明涉及一种电光调制器，特别涉及到SOI衬底标准CMOS工艺高速电光调制器。

背景技术

集成电路的集成度按照摩尔定律每两年翻一番的速度飞速向前发展，晶体管尺寸和互连线尺寸同步缩小使芯片集成度越来越高，费用越来越低。虽然随着集成度的提高，单个晶体管的延时越来越小，然而互连线的延时却越来越大。这是因为互连线尺寸的减小使互连线电阻增加，虽然目前采用铜互连代替以前的铝互连能在一定程度上减小电阻和互连线的电迁移率问题，然而当互连线尺寸进一步减小时，铜互连仍然遇到了延时和功耗的瓶颈。此外，随着铜互连线尺寸的减小，表面散射越来越严重从而使互连线电阻进一步增加。当互连线宽度小于50nm时，这种表面散射的影响将变得非常显著，并且严重依赖于金属淀积技术。这些电互连固有的电阻、延时、功率损失及电磁干扰等问题成为制约微电子集成电路发展的瓶颈，使人们把目光转向了光互连。光互连能解决电互连固有的瓶颈，具有高带宽、抗干扰和低功耗等优点，可用于系统芯片中时钟信号传输，解决信号的相互干扰和时钟歪斜问题。

为了实现光互连必须借助于调制器将电信号调制成光信号。和其他光电子器件一样，目前调制器所用材料都是基于III-V族化合物半导体材料以及具有强线性电光系数的LiNbO3。之所以人们较少考虑将硅作为调制器材料是因为硅是反演对称晶体结构不具备线性电光效应，难以实现高速电光调制。硅具有较大的热光系数，可用来实现热光调制，但其速度较慢(kHz量级)难以应用在高速光通信中。硅的等离子色散效应也很显著，传统的基于等离子色散效应的PIN波导型电光调制器均采用正向偏压，在正向偏压下载流子的注入需要通过缓慢的扩散来完成，最高速度也只有20MHz。而且传统PIN调制器的制作通常需要一步刻蚀工艺(湿法腐蚀或者ICP、RIE离子刻蚀等)。这些刻蚀的“体工艺”在“平面型”的CMOS工艺中难以实现。因此传统PIN调制器的制造工艺和标准集成电路CMOS工艺不兼容，难以实现PIN调制器和其它微电子器件的单片集成。为了解决传统PIN调制器响应速度和制作工艺需要体刻蚀的两个缺点，有必要提出调制器结构。

发明内容

本发明提出的SOI衬底标准CMOS工艺高速电光调制器解决了以上两个问题。通过外加反向偏压使调制器中n阱和衬底形成的pn结出现耗尽区，从而改变脊形波导的载流子分布。在反向偏压下，载流子是在强电场的耗尽区中作快速漂移运动，避免了正向注入时载流子的缓慢扩散对调制器响应速度的限制。而且本发明提出的SOI衬底标准CMOS工艺高速电光调制器没有刻蚀过程，其波导包层是通过CMOS工艺中的浅沟隔离层(STI，shallow trench isolation)来完成。该调制器中的所有层均采用标准CMOS工艺制作完成，无需更改标准CMOS工艺流程，可在SOI衬底标准CMOS工艺线上(例如半导体厂商Freescale的CMOS工艺线均采用SOI衬底)流片完成，具有和微电子芯片单片集成的优点，有望在下一代光电子集成回路(OEIC)和片上光互连中产生重要影响。

一种SOI衬底CMOS工艺电光调制器，其中包括：

一个SOI衬底(11)；

一个n阱(18)位于SOI衬底(11)中央；

两个n+注入区(17)位于n阱(18)顶部的两侧；

两个p阱(19)位于SOI衬底(11)的两侧；

两个p+注入区(13)位于p阱(19)的顶部；

两个浅沟隔离层(STI)(12)夹在n阱(18)和p阱(19)之间；

二氧化硅层(14)覆盖在器件顶部；

金属层(15)淀积在二氧化硅层(14)上形成金属电极；

接触孔(16)将n+注入区(17)及p+注入区(13)连接到金属电极上；

一个光学干涉仪(21)。

进一步，所述浅沟隔离层形成脊形波导的包层。

进一步，所述调制器的金属电极分别制作在脊形波导的外脊和内脊上，利用标准CMOS工艺中的接触孔将金属电极和n+注入区及p+注入区相连形成欧姆接触；为了减少重掺杂欧姆接触对光场的吸收以减小损耗，两个n+注入区被制作在n阱顶层的两侧。

进一步，当在外电极加反向偏压时，n阱和衬底形成的pn结将出现耗尽区，改变了脊形波导的载流子分布，由等离子色散效应，脊形波导的折射率随之改变，从而完成对入射光相位的调制；最后通过光学干涉仪完成入射光强度的调制。

进一步，所述调制器的光学干涉仪不采用常用的Y分支马赫曾德干涉仪，而采用多模耦合干涉仪。