[发明专利]基板测试电路

说明书

技术领域

本发明涉及一种基板测试电路，尤其涉及一种对液晶显示器的阵列基板上的信号进行测试的电路。

背景技术

在现有的薄膜晶体管(Thin Film Transistor，以下简称：TFT)液晶显示器的制造过程中，包括一阵列工艺阶段，在该阶段中形成阵列基板，阵列基板上具有若干独立的TFT像素阵列电路。当沉积形成像素阵列后需要对其进行检测。具体的测试方法是预先将用来输入测试信号的测试电路随像素阵列一起沉积集成到玻璃基板上，其中，测试电路位于每个像素区域的周边。测试完毕后，再在成盒(Cell)工艺的切割过程中将测试电路去除。

现有的一种测试电路如图1所示，在像素区的周边引出有栅线1和数据线2，其中的奇线、偶线分别引出通过测试总线与检测电路的测试信号端相连，具体为：栅线1的奇线通过栅测试奇总线11与栅测试奇端GO(GateOdd)相连；栅线1的偶线通过栅测试偶总线12与栅测试偶端GE(Gate Even)相连；数据线2的奇线通过数据测试奇总线21与数据测试奇端DO(Data Odd)相连；数据线2的偶线通过数据测试偶总线22与数据测试偶端DE(DataEven)相连。测试电路中，除上述4种测试信号端外，还包括有公共电极端Vcom(Common)，用于测试公共电极3。

在进行测试时，设备通过探针与玻璃基板上集成的各个测试信号端相连得到输入信号；同时，调谐器(modulator)在玻璃基板上方15um左右横向移动接收像素区表面电场以判断各像素功能是否正常，从而达到测试的目的。

现有技术的缺陷在于：由于集成到玻璃基板上的测试电路的引线电阻较大，因此，当对大尺寸的液晶显示屏应用上述测试电路时，测试信号会由于引线电阻的分压作用和阻容延迟(RC Delay)效应，自测试信号端沿总线方向有比较明显的衰减，造成显示屏局部测试信号过小，整张显示屏测试信号电压不均匀，影响测试效果。其中，尤以测试信号电压不均匀影响更大。以下以数据线2的偶线为例，结合图2具体介绍分压作用和阻容延迟效应产生的具体原因，其他有关栅线1和数据线2的奇线产生问题的原理相同，此处不再赘述。

1、分压作用

由于数据测试偶总线22与公共电极3之间存在一定的漏电流，如图2中的虚线箭头所示。尽管该漏电流比较微弱，但是在信号线2的数量较多的情况下，数据测试偶总线22的长度大大增加，其电阻R也会相应增加，使有一部分电压会消耗在数据测试偶总线22上。因此，远离数据测试偶端DE的数据线2测得的信号电压必然偏低，从而导致该区域信号衰减，造成测试信号电压不均匀。

如图2所示，设数据线2共有n条，则左边第一条数据线相对于右边第一条数据线的压降可以通过以下公式计算得到：

ΔV＝R*i*n+R*i*(n-1)+R*i*(n-2)+......+R*i

其中，ΔV表示压降值，i表示漏电流，R表示每两根数据线2在数据测试偶总线22上的信号连接端之间的电阻值。从上式可见，电阻R越多，压降值ΔV越大，则信号电压越不均匀。

2、阻容延迟效应

如图2所示，数据线2穿过像素区后，其末端与公共电极以防静电环的形式相连，此时可以看作为开路。由于各数据线2在像素区内部的结构相同，因此阻容延迟的差异完全取决于外围测试电路的差异。根据电路阻抗的计算公式可知，在电容和电感相同的情况下，各信号线的阻容延迟的大小随电路中电阻的增大而增加。而电阻大小会自数据测试偶总线22的输入端向另一端逐渐变大，导致阻容延迟也随之增大，使得在远离数据测试偶端DE的数据线的信号延迟到达，使得在有限的扫描时间内TFT器件无法完全充电，从而导致信号衰减。

在测试信号衰减过程中，虽然对分压作用或阻容延迟效应中谁起主导作用的问题没有经过验证。但是，导致信号衰减的主要原因必为二者之一，因此都极待加以解决。

另外，为了解决上述问题，如图3所示，现有技术中可以采用在玻璃基板两端加配线，从两侧加信号的方案。如图4所示。该方案虽然在一定程序上能够减小误差，但仍然存在以下缺陷：

1、对测试电路的改造不够彻底，仍然存在输入电阻不均衡的状况，因此仍受面板尺寸的限制，无法测试32英寸及以上型号的面板；