[发明专利]一种振荡器及其设计方法

说明书

技术领域

本发明主要涉及集成电路设计领域，尤其涉及一种振荡器及其设计方法。

背景技术

振荡器作为电子系统的基本电路，用以产生系统所需要的各种时钟信号。对于系统正常工作时的动态功耗而言，振荡器的功耗相对较小。但是当系统处于待机状态时，系统的功耗很小，如果振荡器仍在工作，则其功耗作为待机功耗的组成部分就显得十分重要。尤其对于以电池供电的移动系统而言，由于待机功耗被视为移动系统工作的一项关键指标，因此作为待机功耗的重要组成部分的振荡器功耗显得极其重要。

动态随机存储器(DRAM，Dynamic Random Access Memory)或伪静态随机存储器(PSRAM，Pseudo Static Random Access Memory)作为存储单元，是移动系统的重要组成部分。由于存储单元存在漏电现象，因此，DRAM或PSRAM需要周期性地对存储单元进行刷新，刷新间隔由片内振荡器产生的刷新时钟信号控制。DRAM的刷新间隔一般控制在毫秒量级，15毫秒是一个典型值。对于容量为1Mbit、存储阵列为1024×1024的DRAM，如果每次刷新一列即1024个存储单元，则需要1024个刷新时钟周期完成整个存储器的刷新，因此，对于一个时长为15毫秒的刷新时间间隔，就要求刷新的时钟周期最大值为15微秒。对于设计人员而言，所设计的用以产生刷新时钟信号的振荡器的功耗应尽可能地低，从而降低作为存储单元的DRAM或PSRAM的功耗，进而降低整个移动系统的待机功耗。

在众多振荡器中，环型振荡器的优点是易于集成，因而广泛用作片内振荡器。图1为现有技术中基于反相器的环型振荡器，它由大于或等于3的奇数个反相器首尾相连组成，输出时钟的周期近似等于反相器个数乘以反相器上升沿延时与下降沿延时之和。因此，一旦确定了反相器的延时，便可通过反相器的延时和级数计算出输出时钟周期。为了实现微秒级的时钟周期，将需要很多级数且延时很大的反相器。

对于亚微米的集成电路制造工艺而言，采用最小沟道长度的反相器的延时仅为几十皮秒。虽然为反相器添加电容负载可增大反相器的延时，但是从面积和功耗考虑，通过增加晶体管的沟道长度将是增大反相器延时的最有效方法。对于长沟道晶体管，晶体管导通时电流与晶体管的沟道长度成反比，而在振荡器中反相器的负载与晶体管的沟道长度成正比，因此反相器的延时与晶体管沟道长度的平方成正比。然而，对于低频应用，如时钟周期为微秒级时，图1所示的环型振荡器占用的芯片面积仍然较大。

图2为现有技术中环行振荡器运行过程中本级反相器对下一级反相器充电和放电过程示意图。图2中，在本级反相器充电过程中，来自电源电流的一部分电流I₁对下一级反相器的栅电容和本级的输出电容进行充电，来自电源电流的剩余部分电流I₂则直接流入地极；在本级反相器放电过程中，流入地极的电流包括由来自下一级反相器的栅电容和本级的输出电容的放电电流组成的电流I₃和来自电源的电流I₄。在一个振荡周期里，振荡器的平均功耗电流等于来自电源电流I₁、I₂、I₄之和的平均值，也等于流到地极电流I₂、I₃、I₄之和的平均值，由此可见，对电容的充电电流I₁的平均值等于放电电流I₃的平均值。

一方面，对电容的充电电流I₁或放电电流I₃的平均值由振荡器的总电容值、时钟频率和电源电压的乘积确定，另一方面，振荡周期与电容充放电时间常数即电阻和电容之积成正比。因此，振荡周期与电容的充电电流I₁或放电电流I3与电源电压成正比，与电容充放电时等效电阻成反比。因此，增加反相器晶体管的沟道长度，即增加电容充放电时的等效电阻，有利于降低振荡器的功耗。另外，对于固定的振荡周期，对电容的充电电流I₁或放电电流I₃存在最小值。振荡周期越长，对电容的充电电流I₁或放电电流I₃越小。